

N32G031 系列

基于 32 位 ARM Cortex[®]-M0 微控制器

用户手册 V2.5.0

目录

1 文中的缩写	1
1.1 寄存器描述表中使用的缩写列表	1
1.2 可用的外设	1
2 存储器和总线架构	2
2.1 系统架构	2
2.1.1 总线架构	2
2.1.2 总线地址映射	4
2.1.3 启动管理	6
2.2 存储系统 (Memory system)	7
2.2.1 FLASH 规格	7
2.2.2 SRAM	16
2.2.3 FLASH 寄存器描述	17
3 电源控制 (PWR)	24
3.1 通用描述	24
3.1.1 电源	24
3.1.2 电压监控	25
3.1.3 NRST	27
3.2 低功耗模式	27
3.2.1 LPRUN 模式	29
3.2.2 SLEEP 模式	29
3.2.3 STOP 模式	30
3.2.4 PD 模式	30
3.3 Debug 模式	31
3.3.1 低功耗模式调试支持	31
3.3.2 外设调试支持	31
3.4 PWR 寄存器	31
3.4.1 PWR 寄存器映射图	31
3.4.2 电源控制寄存器 (PWR_CTRL)	32
3.4.3 电源控制状态寄存器 (PWR_CTRLSTS)	33
3.4.4 电源控制寄存器 2 (PWR_CTRL2)	35
3.4.5 电源控制寄存器 3 (PWR_CTRL3)	35
3.4.6 电源控制寄存器 4 (PWR_CTRL4)	36
3.4.7 电源控制寄存器 5 (PWR_CTRL5)	36
3.4.8 电源控制寄存器 6 (PWR_CTRL6)	37
3.4.9 调试控制寄存器 (DBG_CTRL)	37
4 复位和时钟控制(RCC).....	40
4.1 复位控制单元	40
4.1.1 电源复位	40
4.1.2 系统复位	40
4.2 时钟控制单元	41
4.2.1 时钟树	44
4.2.2 HSE 时钟	44
4.2.3 HSI 时钟	45
4.2.4 PLL 时钟	46
4.2.5 LSE 时钟	46
4.2.6 LSI 时钟	47
4.2.7 系统时钟(SYSCLK)选择	47

4.2.8 时钟安全系统(CLKSS)	47
4.2.9 RTC 时钟	47
4.2.10 看门狗时钟	47
4.2.11 LPUART 时钟	48
4.2.12 LPTIME 时钟	48
4.2.13 时钟输出(MCO)	48
4.3 RCC 寄存器	48
4.3.1 寄存器总览	49
4.3.2 时钟控制寄存器(RCC_CTRL)	50
4.3.3 时钟配置寄存器(RCC_CFG)	51
4.3.4 时钟中断寄存器 (RCC_CLKINT)	54
4.3.5 APB2 外设复位寄存器 (RCC_APB2PRST)	56
4.3.6 APB1 外设复位寄存器 (RCC_APB1PRST)	58
4.3.7 AHB 外设时钟使能寄存器 (RCC_AHBCLKEN)	59
4.3.8 APB2 外设时钟使能寄存器 (RCC_APB2CLKEN)	60
4.3.9 APB1 外设时钟使能寄存器 (RCC_APB1CLKEN)	61
4.3.10 低速时钟控制寄存器 (RCC_LSCTRL)	63
4.3.11 控制/状态寄存器 (RCC_CTRLSTS)	64
4.3.12 AHB 外设复位寄存器 (RCC_AHBPRST)	66
4.3.13 时钟配置寄存器 2 (RCC_CFG2)	67
4.3.14 EMC 控制寄存器 (RCC_EMCCTRL)	69
5 GPIO 和 AFIO	72
5.1 概述	72
5.2 功能描述	73
5.2.1 IO 模式配置	73
5.2.2 复位后状态	77
5.2.3 单独的位设置和位清除	78
5.2.4 外部中断/唤醒线	78
5.2.5 复用功能	78
5.2.6 外设的 IO 配置	88
5.2.7 GPIO 锁定机制	90
5.3 GPIO 寄存器	90
5.3.1 GPIO 寄存器总览	90
5.3.2 GPIO 端口模式寄存器 (GPIOx_PMODE)	92
5.3.3 GPIO 端口输出类型寄存器 (GPIOx_POTYPE)	92
5.3.4 GPIO 翻转率配置寄存器 (GPIOx_SR)	93
5.3.5 GPIO 端口上下拉寄存器 (GPIOx_PUPD)	93
5.3.6 GPIO 端口输入数据寄存器 (GPIOx_PID)	94
5.3.7 GPIO 端口输出数据寄存器 (GPIOx_POD)	94
5.3.8 GPIO 端口位设置/清除寄存器 (GPIOx_PBSC)	95
5.3.9 GPIO 端口锁定置寄存器 (GPIOx_PLOCK)	95
5.3.10 GPIO 复用功能低配置寄存器 (GPIOx_AFL)	96
5.3.11 GPIO 复用功能高配置寄存器 (GPIOx_AFH)	97
5.3.12 GPIO 端口位清除寄存器 (GPIOx_PBC)	98
5.3.13 GPIO 驱动能力配置寄存器 (GPIOx_DS)	98
5.4 AFIO 寄存器	99
5.4.1 AFIO 寄存器总览	99
5.4.2 AFIO 配置寄存器 (AFIO_CFG)	99
5.4.3 AFIO 外部中断配置寄存器 1 (AFIO_EXTI_CFG1)	100
5.4.4 AFIO 外部中断配置寄存器 2 (AFIO_EXTI_CFG2)	101
5.4.5 AFIO 外部中断配置寄存器 3 (AFIO_EXTI_CFG3)	101
5.4.6 AFIO 外部中断配置寄存器 4 (AFIO_EXTI_CFG4)	102

6 中断和事件	104
6.1 嵌套向量中断寄存器	104
6.1.1 SysTick 校准值寄存器	104
6.1.2 中断和异常向量	104
6.2 外部中断/事件控制器 (EXTI)	106
6.2.1 简介	106
6.2.2 主要特性	106
6.2.3 功能描述	107
6.2.4 EXTI 线路映射	109
6.3 EXTI 寄存器	110
6.3.1 EXTI 寄存器总览	110
6.3.2 EXTI 中断屏蔽寄存器 (EXTI_IMASK)	110
6.3.3 EXTI 事件屏蔽寄存器 (EXTI_EMASK)	111
6.3.4 EXTI 上升沿触发配置寄存器 (EXTI_RT_CFG)	111
6.3.5 EXTI 下降沿触发配置寄存器 (EXTI_FT_CFG)	112
6.3.6 EXTI 软件中断事件寄存器 (EXTI_SWIE)	112
6.3.7 EXTI 挂起寄存器 (EXTI_PEND)	113
6.3.8 EXTI 时间戳触发源选择寄存器 (EXTI_TS_SEL)	114
7 DMA 控制器	115
7.1 简介	115
7.2 主要特性	115
7.3 功能框图	116
7.4 功能描述	116
7.4.1 DMA 操作	116
7.4.2 通道优先级和仲裁器	116
7.4.3 DMA 通道和传输数量	117
7.4.4 可编程的数据位宽	117
7.4.5 外设/内存地址递增	118
7.4.6 通道配置流程	119
7.4.7 流量控制	119
7.4.8 循环模式	120
7.4.9 错误管理	120
7.4.10 中断	120
7.4.11 DMA 请求映射	121
7.5 DMA 寄存器	122
7.5.1 DMA 寄存器总览	122
7.5.2 DMA 中断状态寄存器 (DMA_INTSTS)	123
7.5.3 DMA 中断标志清除寄存器 (DMA_INTCLR)	123
7.5.4 DMA 通道 x 配置寄存器 (DMA_CHCFGx)	124
7.5.5 DMA 通道 x 传输数量寄存器 (DMA_TXNUMx)	126
7.5.6 DMA 通道 x 外设基地址寄存器 (DMA_PADDRx)	126
7.5.7 DMA 通道 x 存储器基地址寄存器 (DMA_MADDRx)	127
7.5.8 DMA 通道 x 请求选择寄存器 (DMA_CHSELx)	127
8 CRC 计算单元	129
8.1 简介	129
8.2 主要特性	129
8.2.1 CRC32	129
8.2.2 CRC16	129
8.3 CRC 功能描述	130
8.3.1 CRC32	130
8.3.2 CRC16	130

8.4 CRC 寄存器	131
8.4.1 CRC 寄存器总览	131
8.4.2 CRC32 数据寄存器 (CRC_CRC32DAT)	131
8.4.3 CRC32 独立数据寄存器 (CRC_CRC32IDAT)	131
8.4.4 CRC32 控制寄存器 (CRC_CRC32CTRL)	132
8.4.5 CRC16 控制寄存器 (CRC_CRC16CTRL)	132
8.4.6 CRC16 待校验寄存器 (CRC_CRC16DAT)	133
8.4.7 CRC 循环冗余校验码寄存器 (CRC_CRC16D)	133
8.4.8 LRC 校验值寄存器 (CRC_LRC)	134
9 高级控制定时器 (TIM1 和 TIM8)	135
9.1 TIM1 和 TIM8 简介	135
9.2 TIM1 和 TIM8 主要特性	135
9.3 TIM1 和 TIM8 功能描述	136
9.3.1 时基单元	136
9.3.2 计数器模式	137
9.3.3 重复计数器	142
9.3.4 时钟选择	145
9.3.5 捕获/比较通道	148
9.3.6 输入捕获模式	151
9.3.7 PWM 输入模式	152
9.3.8 强制输出模式	153
9.3.9 输出比较模式	153
9.3.10 PWM 模式	155
9.3.11 单脉冲模式	157
9.3.12 在外部事件上清除 OCxREF 信号	159
9.3.13 互补输出和死区插入	159
9.3.14 刹车功能	161
9.3.15 调试模式	162
9.3.16 TIMx 定时器和外部触发的同步	163
9.3.17 定时器同步	166
9.3.18 产生六步 PWM 输出	166
9.3.19 编码器接口模式	167
9.3.20 与霍尔传感器的接口	169
9.4 TIMx 寄存器描述 (x=1,8)	171
9.4.1 寄存器总览	171
9.4.2 控制寄存器 1 (TIMx_CTRL1)	172
9.4.3 控制寄存器 2 (TIMx_CTRL2)	174
9.4.4 从模式控制寄存器 (TIMx_SMCTRL)	176
9.4.5 DMA/中断使能寄存器 (TIMx_DINTEN)	177
9.4.6 状态寄存器 (TIMx_STS)	179
9.4.7 事件产生寄存器 (TIMx_EVTGEN)	180
9.4.8 捕获/比较模式寄存器 1 (TIMx_CCMOD1)	182
9.4.9 捕获/比较模式寄存器 2 (TIMx_CCMOD2)	184
9.4.10 捕获/比较使能寄存器 (TIMx_CCEN)	186
9.4.11 计数器 (TIMx_CNT)	189
9.4.12 预分频器 (TIMx_PSC)	189
9.4.13 自动重载寄存器 (TIMx_AR)	189
9.4.14 重复计数寄存器 (TIMx_REPCNT)	189
9.4.15 捕获/比较寄存器 1 (TIMx_CCDAT1)	190
9.4.16 捕获/比较寄存器 2 (TIMx_CCDAT2)	190
9.4.17 捕获/比较寄存器 3 (TIMx_CCDAT3)	191
9.4.18 捕获/比较寄存器 4 (TIMx_CCDAT4)	191

9.4.19 刹车和死区寄存器 (TIMx_BKDT)	191
9.4.20 DMA 控制寄存器 (TIMx_DCTRL)	193
9.4.21 连续模式的DMA 地址 (TIMx_DADDR)	194
9.4.22 捕获/比较寄存器 (TIMx_CCMOD3)	194
9.4.23 捕获/比较寄存器 5 (TIMx_CCDAT5)	195
9.4.24 捕获/比较寄存器 6 (TIMx_CCDAT6)	195
10 通用定时器 (TIM3)	196
10.1 TIM3 简介	196
10.2 TIM3 主要特性	196
10.3 TIM3 功能描述	197
10.3.1 时基单元	197
10.3.2 计数器模式	198
10.3.3 时钟选择	203
10.3.4 捕获/比较通道	207
10.3.5 输入捕获模式	210
10.3.6 PWM 输入模式	211
10.3.7 强制输出模式	212
10.3.8 输出比较模式	212
10.3.9 PWM 模式	213
10.3.10 单脉冲模式	215
10.3.11 在外部事件上清除 OCxREF 信号	217
10.3.12 调试模式	217
10.3.13 TIMx 定时器和外部触发的同步	217
10.3.14 定时器同步	218
10.3.15 编码器接口模式	222
10.3.16 与霍尔传感器的接口	224
10.4 TIMx 寄存器描述 (x=3)	224
10.4.1 寄存器总览	224
10.4.2 控制寄存器 1 (TIMx_CTRL1)	226
10.4.3 控制寄存器 2 (TIMx_CTRL2)	228
10.4.4 从模式控制寄存器 (TIMx_SMCTRL)	228
10.4.5 DMA/中断使能寄存器 (TIMx_DINTEN)	230
10.4.6 状态寄存器 (TIMx_STS)	232
10.4.7 事件产生寄存器 (TIMx_EVTGEN)	233
10.4.8 捕获/比较模式寄存器 1 (TIMx_CCMOD1)	234
10.4.9 捕获/比较模式寄存器 2 (TIMx_CCMOD2)	236
10.4.10 捕获/比较使能寄存器 (TIMx_CCEN)	238
10.4.11 计数器 (TIMx_CNT)	239
10.4.12 预分频器 (TIMx_PSC)	239
10.4.13 自动重装载寄存器 (TIMx_AR)	240
10.4.14 捕获/比较寄存器 1 (TIMx_CCDAT1)	240
10.4.15 捕获/比较寄存器 2 (TIMx_CCDAT2)	240
10.4.16 捕获/比较寄存器 3 (TIMx_CCDAT3)	241
10.4.17 捕获/比较寄存器 4 (TIMx_CCDAT4)	241
10.4.18 DMA 控制寄存器 (TIMx_DCTRL)	242
10.4.19 连续模式的DMA 地址 (TIMx_DADDR)	242
11 基本定时器 (TIM6).....	244
11.1 基本定时器简介	244
11.2 基本定时器主要特性	244
11.3 基础定时器描述	244
11.3.1 时基单元	244

11.3.2 计数模式.....	245
11.3.3 时钟选择.....	248
11.3.4 调试模式.....	248
11.4 TIMx 寄存器描述(x=6).....	248
11.4.1 寄存器总览.....	248
11.4.2 控制寄存器 1 (TIMx_CTRL1).....	249
11.4.3 DMA/中断使能寄存器 (TIMx_DINTEN).....	250
11.4.4 状态寄存器 (TIMx_STS).....	251
11.4.5 事件产生寄存器 (TIMx_EVTGEN).....	251
11.4.6 计数器 (TIMx_CNT).....	252
11.4.7 预分频器 (TIMx_PSC).....	252
11.4.8 自动重装载寄存器 (TIMx_AR).....	252
12 低功耗定时器 (LPTIM)	253
12.1 简介.....	253
12.2 主要特性.....	253
12.3 功能框图.....	254
12.4 功能描述.....	254
12.4.1 LPTIM 复位和时钟.....	254
12.4.2 分频系数.....	255
12.4.3 毛刺滤波器.....	255
12.4.4 开启定时器.....	256
12.4.5 多路触发器.....	256
12.4.6 工作模式.....	257
12.4.7 波形发生器.....	259
12.4.8 寄存器更新.....	260
12.4.9 计数器模式.....	261
12.4.10 编码器模式.....	261
12.4.11 非正交编码器模式.....	263
12.4.12 超时功能.....	264
12.4.13 LPTIM 中断.....	264
12.5 LPTIM 寄存器.....	266
12.5.1 LPTIM 寄存器总览.....	266
12.5.2 LPTIM 中断状态寄存器 (LPTIM_INTSTS).....	266
12.5.3 LPTIM 中断清除寄存器 (LPTIM_INTCLR).....	267
12.5.4 LPTIM 中断使能寄存器 (LPTIM_INTEN).....	268
12.5.5 LPTIM 配置寄存器 (LPTIM_CFG).....	269
12.5.6 LPTIM 控制寄存器 (LPTIM_CTRL).....	271
12.5.7 LPTIM 比较寄存器 (LPTIM_COMP).....	272
12.5.8 LPTIM 自动重载寄存器 (LPTIM_ARR).....	272
12.5.9 LPTIM 计数寄存器 (LPTIM_CNT).....	273
13 独立看门狗 (IWDG)	274
13.1 简介.....	274
13.2 主要特性.....	274
13.3 功能描述.....	275
13.3.1 寄存器访问保护.....	275
13.3.2 调试模式.....	275
13.4 用户界面.....	276
13.4.1 操作流程.....	276
13.5 IWDG 寄存器.....	277
13.5.1 IWDG 寄存器总览.....	277
13.5.2 IWDG 密钥寄存器 (IWDG_KEY).....	277

13.5.3 IWDG 预分频寄存器 (IWDG_PREDIV)	277
13.5.4 IWDG 重装载寄存器 (IWDG_RELV)	278
13.5.5 IWDG 状态寄存器 (IWDG_STS)	279
14 窗口看门狗 (WWDG)	280
14.1 简介	280
14.2 主要特征	280
14.3 功能描述	280
14.4 刷新看门狗和中断产生的时序	281
14.5 调试模式	282
14.6 用户界面	282
14.6.1 WWDG 配置流程	282
14.7 WWDG 寄存器	282
14.7.1 WWDG 寄存器总览	282
14.7.2 WWDG 控制寄存器 (WWDG_CTRL)	283
14.7.3 WWDG 配置寄存器 (WWDG_CFG)	283
14.7.4 WWDG 状态寄存器 (WWDG_STS)	284
15 模拟数字转换 (ADC)	285
15.1 简述	285
15.2 ADC 主要特征	285
15.3 ADC 功能描述	286
15.3.1 ADC 时钟	286
15.3.2 ADC 开关控制	287
15.3.3 通道选择	287
15.3.4 内部通道	288
15.3.5 单次转换模式	288
15.3.6 连续转换模式	288
15.3.7 时序图	289
15.3.8 模拟看门狗	289
15.3.9 扫描模式	290
15.3.10 注入通道管理	290
15.3.11 间断模式	291
15.4 数据对齐	291
15.5 可编程的通道采样时间	292
15.6 外部触发转换	292
15.7 DMA 请求	293
15.8 温度传感器	293
15.8.1 测量温度值	294
15.9 中断	294
15.10 OPA 通道控制	295
15.11 ADC 寄存器	296
15.11.1 ADC 寄存器总览	296
15.11.2 ADC 状态寄存器(ADC_STS)	297
15.11.3 ADC 控制寄存器 1(ADC_CTRL1)	298
15.11.4 ADC 控制寄存器 2(ADC_CTRL2)	300
15.11.5 ADC 采样时间寄存器 1(ADC_SAMPT1)	302
15.11.6 ADC 采样时间寄存器 2(ADC_SAMPT2)	302
15.11.7 ADC 采样时间寄存器 3(ADC_SAMPT3)	303
15.11.8 ADC 注入通道数据偏移寄存器 x (ADC_JOFFSETx)(x=1..4)	303
15.11.9 ADC 看门狗高阈值寄存器(ADC_WDGHIGH)	304
15.11.10 ADC 看门狗低阈值寄存器(ADC_WDGLOW)	304
15.11.11 ADC 规则序列寄存器 1(ADC_RSEQ1)	304

15.11.12 ADC 规则序列寄存器 2(ADC_RSEQ2).....	305
15.11.13 ADC 规则序列寄存器 3(ADC_RSEQ3).....	306
15.11.14 ADC 注入序列寄存器(ADC_JSEQ).....	306
15.11.15 ADC 注入数据寄存器 x (ADC_JDATx) (x= 1...4).....	307
15.11.16 ADC 规则数据寄存器(ADC_DAT).....	308
15.11.17 ADC 控制寄存器 3 (ADC_CTRL3).....	308
15.11.18 ADC 测试寄存器 (ADC_TEST).....	309
15.11.19 ADC OPA 控制寄存器 (ADC_OPACTRL).....	310
16 比较器 (COMP)	311
16.1 COMP 系统连接框图.....	311
16.2 COMP 特性.....	311
16.3 COMP 配置流程.....	312
16.4 COMP 工作模式.....	312
16.4.1 独立比较器.....	312
16.5 比较器互联关系.....	312
16.6 中断.....	313
16.7 COMP 寄存器.....	313
16.7.1 COMP 寄存器总览.....	313
16.7.2 COMP 中断使能寄存器 (COMP_INTEN)	314
16.7.3 COMP 中断状态寄存器 (COMP_INTSTS)	314
16.7.4 COMP 锁寄存器 (COMP_LOCK)	315
16.7.5 COMP 控制寄存器 (COMP_CTRL)	315
16.7.6 COMP 滤波控制寄存器 (COMP_FILC)	317
16.7.7 COMP 滤波时钟寄存器 (COMP_FILP)	317
16.7.8 COMP 参考输入比较电压寄存器 (COMP_INVREF)	318
17 I2C 接口.....	319
17.1 简介.....	319
17.2 主要特性.....	319
17.3 功能描述.....	319
17.3.1 SDA/SCL 控制.....	319
17.3.2 软件通讯流程.....	320
17.3.3 错误条件.....	329
17.3.4 DMA 应用.....	330
17.3.5 包错误校验 (PEC).....	331
17.3.6 SMBus.....	332
17.4 调试模式.....	334
17.5 中断请求.....	334
17.6 I2C 寄存器描述.....	335
17.6.1 I2C 寄存器总览.....	335
17.6.2 I2C 控制寄存器 1 (I2C_CTRL1)	335
17.6.3 I2C 控制寄存器 2 (I2C_CTRL2)	337
17.6.4 I2C 自身地址寄存器 1 (I2C_OADDR1)	339
17.6.5 I2C 自身地址寄存器 2 (I2C_OADDR2)	339
17.6.6 I2C 数据寄存器 (I2C_DAT).....	339
17.6.7 I2C 状态寄存器 1 (I2C_STS1).....	340
17.6.8 I2C 状态寄存器 2 (I2C_STS2).....	343
17.6.9 I2C 时钟控制寄存器 (I2C_CLKCTRL)	344
17.6.10 I2C 上升时间寄存器 (I2C_TMRISE).....	345
18 通用同步异步收发器(USART)	346
18.1 简介.....	346

18.2 主要特性	346
18.3 功能框图	347
18.4 功能描述	347
18.4.1 USART 帧格式	348
18.4.2 发送器	349
18.4.3 接收器	352
18.4.4 分数波特率计算	354
18.4.5 USART 接收器容忍时钟的变化	356
18.4.6 校验控制	356
18.4.7 DMA 通信	357
18.4.8 硬件流控	358
18.4.9 多处理器通信	360
18.4.10 同步模式	362
18.4.11 单线半双工模式	364
18.4.12 串行 IrDA 红外编解码模式	365
18.4.13 LIN 模式	366
18.4.14 智能卡模式 (ISO7816)	368
18.5 中断请求	370
18.6 模式配置	370
18.7 USART 寄存器	371
18.7.1 USART 寄存器总览	371
18.7.2 USART 状态寄存器 (USART_STS)	371
18.7.3 USART 数据寄存器(USART_DAT)	373
18.7.4 USART 波特率配置寄存器 (USART_BRCF)	374
18.7.5 USART 控制寄存器 1(USART_CTRL1)	374
18.7.6 USART 控制寄存器 2(USART_CTRL2)	376
18.7.7 USART 控制寄存器 3(USART_CTRL3)	377
18.7.8 USART 保护时间和预分频寄存器(USART_GTP)	379
19 低功耗通用异步接收器 (LPUART)	380
19.1 简介	380
19.2 主要特性	380
19.3 功能框图	381
19.4 功能描述	381
19.4.1 LPUART 帧格式	382
19.4.2 发送器	382
19.4.3 接收器	384
19.4.4 分数波特率的产生	386
19.4.5 检验控制	387
19.4.6 DMA 应用	387
19.4.7 硬件流控	389
19.4.8 低功耗唤醒	390
19.5 中断请求	391
19.6 LPUART 寄存器	391
19.6.1 LPUART 寄存器总览	391
19.6.2 LPUART 状态寄存器 (LPUART_STS)	392
19.6.3 LPUART 中断使能寄存器 (LPUART_INTEN)	393
19.6.4 LPUART 控制寄存器 (LPUART_CTRL)	394
19.6.5 LPUART 波特率配置寄存器 1 (LPUART_BRCFG1)	395
19.6.6 LPUART 数据寄存器 (LPUART_DAT)	395
19.6.7 LPUART 波特率配置寄存器 2 (LPUART_BRCFG2)	396
19.6.8 LPUART 唤醒数据寄存器 (LPUART_WUDAT)	396

20 串行外设接口/内置音频总线 (SPI/I2S)	397
20.1 SPI/I2S 简介	397
20.2 SPI 和 I2S 主要特性	397
20.2.1 SPI 特性	397
20.2.2 I2S 特性	397
20.3 SPI 功能描述	398
20.3.1 通用描述	398
20.3.2 SPI 工作模式	401
20.3.3 状态标志	407
20.3.4 关闭 SPI	408
20.3.5 使用 DMA 进行 SPI 通讯	408
20.3.6 CRC 计算	409
20.3.7 错误标志位	410
20.3.8 SPI 中断	411
20.4 I2S 功能描述	412
20.4.1 支持的音频协议	413
20.4.2 时钟发生器	419
20.4.3 I2S 发送接收流程	420
20.4.4 状态标志位	422
20.4.5 错误标志位	423
20.4.6 I2S 中断	423
20.4.7 DMA 功能	423
20.5 SPI 和 I2S 寄存器描述	424
20.5.1 SPI 寄存器总览	424
20.5.2 SPI 控制寄存器 1 (SPI_CTRL1) (I2S 模式下不使用)	424
20.5.3 SPI 控制寄存器 2 (SPI_CTRL2)	426
20.5.4 SPI 状态寄存器 (SPI_STS)	427
20.5.5 SPI 数据寄存器 (SPI_DAT)	428
20.5.6 SPI CRC 多项式寄存器 (SPI_CRCPOLY) (I2S 模式下不使用)	429
20.5.7 SPI Rx CRC 寄存器 (SPI_CRCRDAT) (I2S 模式下不使用)	429
20.5.8 SPI Tx CRC 寄存器 (SPI_CRCTDAT)	429
20.5.9 SPI_I2S 配置寄存器 (SPI_I2SCFG)	430
20.5.10 SPI_I2S 预分频寄存器 (SPI_I2SPREDIV)	431
21 实时时钟 (RTC)	433
21.1 简介	433
21.2 主要特性	433
21.3 功能描述	435
21.3.1 RTC 框图	435
21.3.2 RTC 控制的 GPIO	436
21.3.3 RTC 寄存器写保护	436
21.3.4 RTC 时钟和预分频	436
21.3.5 RTC 日历	437
21.3.6 日历初始化和配置	437
21.3.7 日历读取	437
21.3.8 校准时钟输出	438
21.3.9 可编程闹钟	438
21.3.10 闹钟配置	438
21.3.11 闹钟输出	439
21.3.12 周期性自动唤醒	439
21.3.13 唤醒定时器配置	439
21.3.14 时间戳功能	440

21.3.15 入侵检测	440
21.3.16 夏令时功能配置	441
21.3.17 RTC 亚秒寄存器位移操作	441
21.3.18 RTC 数字时钟精密校准	441
21.3.19 RTC 低功耗模式	442
21.4 RTC 寄存器	443
21.4.1 RTC 寄存器总览	443
21.4.2 RTC 日历时间寄存器 (RTC_TSH)	444
21.4.3 RTC 日历日期寄存器 (RTC_DATE)	444
21.4.4 RTC 控制寄存器(RTC_CTRL)	445
21.4.5 RTC 初始状态寄存器 (RTC_INITSTS)	447
21.4.6 RTC 预分频寄存器(RTC_PRE)	449
21.4.7 RTC 唤醒定时器寄存器(RTC_WKUPT)	449
21.4.8 RTC 闹钟 A 寄存器(RTC_ALARM_A)	450
21.4.9 RTC 闹钟 B 寄存器 (RTC_ALARM_B)	451
21.4.10 RTC 写保护寄存器(RTC_WRP)	452
21.4.11 RTC 亚秒寄存器(RTC_SUBS)	452
21.4.12 RTC 平移控制寄存器(RTC_SCTRL)	453
21.4.13 RTC 时间戳时间寄存器 (RTC_TST)	453
21.4.14 RTC 时间戳日期寄存器 (RTC_TSD)	454
21.4.15 RTC 时间戳亚秒寄存器(RTC_TSSS)	455
21.4.16 RTC 校准寄存器(RTC_CALIB)	455
21.4.17 RTC 入侵配置寄存器 (RTC_TMPCFG)	456
21.4.18 RTC 闹钟 A 亚秒寄存器(RTC_ALRMASS)	458
21.4.19 RTC 闹钟 B 亚秒寄存器 (RTC_ALRMBSS)	458
22 运算放大器 (OPAMP)	460
22.1 OPAMP 特性	460
22.1.1 OPAMP 功能描述	460
22.2 OPAMP 工作模式	461
22.2.1 OPAMP 外部放大模式	461
22.2.2 OPAMP 跟随模式	462
22.2.3 OPAMP 内部增益 (PGA) 模式	463
22.2.4 OPAMP 独立写保护	464
22.2.5 OPAMP TIMER 控制切换模式	464
22.3 OPAMP 寄存器	464
22.3.1 OPAMP 寄存器总览	464
22.3.2 OPAMP 控制状态寄存器 (OPAMP_CS)	465
22.3.3 OPAMP 锁寄存器 (OPAMP_LOCK)	466
23 蜂鸣器 (Beeper)	467
23.1 简介	467
23.2 功能描述	467
23.3 Beeper 寄存器	467
23.3.1 Beeper 寄存器总览	467
23.3.2 Beeper 控制寄存器 (BEEPER_CTRL)	467
24 运算单元 (HDIV 和 SQRT)	469
24.1 HDIV 和 SQRT 简介	469
24.2 HDIV 和 SQRT 功能描述	469
24.3 HDIV 寄存器	469
24.3.1 HDIV 寄存器总览	469
24.3.2 HDIV 控制状态寄存器 (HDIV_CTRLSTS)	470

24.3.3 HDIV 被除数寄存器 (HDIV_DIVIDEND)	470
24.3.4 HDIV 除数寄存器 (HDIV_DIVISOR)	471
24.3.5 HDIV 商寄存器 (HDIV_QUOTIENT)	471
24.3.6 HDIV 余数寄存器 (HDIV_REMAINDER)	471
24.3.7 HDIV 除零寄存器 (HDIV_DIVBY0)	472
24.4 SQRT 寄存器	472
24.4.1 SQRT 寄存器总览	472
24.4.2 SQRT 控制状态寄存器 (SQRT_CTRLSTS)	473
24.4.3 SQRT 被开方数寄存器 (SQRT_RADICAND)	473
24.4.4 SQRT 开方根寄存器 (SQRT_ROOT)	474
25 调试支持 (DBG)	475
25.1 简介	475
25.2 SWD 功能	476
25.2.1 引脚分配	476
26 唯一设备序列号 (UID)	477
26.1 简介	477
26.2 UID 寄存器	477
26.3 UCID 寄存器	477
26.4 DBGMCU_ID 寄存器	477
27 版本历史	478
28 声明	480

表目录

表 2-1 外设寄存器地址列表.....	4
表 2-2 启动模式列表.....	6
表 2-3 存储总线地址列表.....	7
表 2-4 选项字节列表.....	11
表 2-5 读保护配置列表.....	12
表 2-6 存储区读写擦 ⁽¹⁾ 权限控制表.....	14
表 2-7 FLASH 寄存器总览.....	17
表 3-1 电源模式.....	27
表 3-2 外设运行状态.....	28
表 3-3 PWR 寄存器地址映像和复位值.....	31
表 4-1 RCC 寄存器总览.....	49
表 5-1 IO 模式和配置关系.....	73
表 5-2 IO 不同配置的输入输出特性.....	74
表 5-3 SWD 复用功能 I/O 重映射.....	79
表 5-4 TIM1 复用功能 I/O 重映射.....	79
表 5-5 TIM8 复用功能 I/O 重映射.....	79
表 5-6 TIM3 复用功能 I/O 重映射.....	80
表 5-7 LPTIM 复用功能 I/O 重映射.....	80
表 5-8 USART1 复用功能 I/O 重映射.....	81
表 5-9 USART2 复用功能 I/O 重映射.....	81
表 5-10 LPUART 复用功能 I/O 重映射.....	82
表 5-11 I2C1 复用功能 I/O 重映射.....	82
表 5-12 I2C2 复用功能 I/O 重映射.....	83
表 5-13 SPI1/I2S 管脚重映射.....	84
表 5-14 SPI2 管脚重映射.....	85
表 5-15 COMP 复用功能 I/O 重映射.....	85
表 5-16 BEEPER 复用功能 I/O 重映射.....	85
表 5-17 EVENTOUT 复用功能 I/O 重映射.....	85
表 5-18 RTC 复用功能 I/O 重映射.....	86
表 5-19 RCC 复用功能 I/O 重映射.....	86
表 5-20 OSC_IN/OSC_OUT 复用功能 I/O 重映射.....	86
表 5-21 OSC32 复用功能重映射.....	87
表 5-22 OSC 复用功能重映射.....	87
表 5-23 ADC 外部触发注入转换复用功能重映射.....	87

表 5-24 ADC 外部触发规则转换复用功能重映射.....	87
表 5-25 ADC	88
表 5-26 PVD.....	88
表 5-27 TIM1/TIM8	88
表 5-28 TIM3 和 LPTIM.....	88
表 5-29 USART	88
表 5-30 LPUART.....	88
表 5-31 I2C.....	89
表 5-32 SPI.....	89
表 5-33 COMP.....	89
表 5-34 BEEPER.....	89
表 5-35 其他.....	89
表 5-36 GPIO 寄存器总览.....	90
表 5-37 AFIO 寄存器总览.....	99
表 6-1 向量表.....	104
表 6-2 EXTI 寄存器总览.....	110
表 7-1 可编程的数据宽度和大小端操作(当 PINC = MINC = 1).....	117
表 7-2 流量控制表.....	120
表 7-3 DMA 中断请求.....	121
表 7-4 DMA 请求映射.....	121
表 7-5 DMA 寄存器总览.....	122
表 8-1 CRC 寄存器总览.....	131
表 9-1 计数方向与编码器信号的关系.....	168
表 9-2 TIM1 和 TIM8 寄存器总览.....	171
表 9-3 TIMx 内部触发连接.....	177
表 9-4 带刹车功能的互补输出通道 OCx 和 OCxN 的控制位.....	187
表 10-1 计数方向与编码器信号的关系.....	223
表 10-2 TIM3 寄存器总览.....	224
表 10-3 TIMx 内部触发连接.....	230
表 10-4 标准 OCx 的输出控制位.....	239
表 11-1 寄存器总览.....	248
表 12-1 预分频因子.....	255
表 12-2 LPTIM_CFG.TRGSEL[2:0]对应的 6 个触发输入.....	256
表 12-3 编码器计数的场景.....	262
表 12-4 中断事件.....	264

表 12-5 LPTIM 寄存器总览.....	266
表 13-1 IWDG 计数最大和最小复位时间.....	276
表 13-2 IWDG 寄存器总览.....	277
表 14-1 WWDG 的最大和最小计数时间.....	282
表 14-2 WWDG 寄存器总览.....	282
表 15-1 ADC 引脚.....	286
表 15-2 模拟看门狗通道选择.....	289
表 15-3 数据右对齐.....	292
表 15-4 数据左对齐.....	292
表 15-5 ADC 用于规则通道的外部触发.....	292
表 15-6 ADC 用于注入通道的外部触发.....	293
表 15-7 ADC 中断.....	295
表 15-8 ADC 寄存器总览.....	296
表 16-1 COMP 寄存器总览.....	313
表 17-1 SMBus 与 I ² C 的比较.....	332
表 17-2 I ² C 中断请求.....	334
表 17-3 I ² C 寄存器总览.....	335
表 18-1 停止位配置.....	349
表 18-2 噪声检测的数据采样.....	354
表 18-3 设置波特率时的误差计算.....	355
表 18-4 当 DIV_Decimal =0 时, USART 接收器的容忍度.....	356
表 18-5 当 DIV_Decimal !=0 时, USART 接收器的容忍度.....	356
表 18-6 帧格式.....	356
表 18-7 USART 中断请求.....	370
表 18-8 USART 模式设置 ⁽¹⁾	370
表 18-9 USART 寄存器总览.....	371
表 19-1 检测噪声的数据采样.....	385
表 19-2 帧格式.....	387
表 19-3 LPUART 中断请求.....	391
表 19-4 LPUART 寄存器总览.....	391
表 20-1 SPI 中断请求.....	411
表 20-2 使用 54M 系统时钟得到精确的音频频率.....	420
表 20-3 I ² S 中断请求.....	423
表 20-4 SPI 寄存器总览.....	424
表 21-1 RTC 寄存器总览.....	443

表 22-1 OPAMP 寄存器总览.....	464
表 23-1 Beeper 寄存器总览.....	467
表 24-1 HDIV 寄存器总览.....	469
表 24-2 SQRT 寄存器总览.....	472
表 25-1 调试端口引脚.....	476
表 26-1 DBGMCU_ID 位描述.....	477

图目录

图 2-1 总线架构图.....	3
图 2-2 总线地址映射图.....	4
图 3-1 电源框图.....	25
图 3-2 上电复位和掉电复位的波形图.....	26
图 3-3 PVD 阈值图.....	27
图 4-1 复位电路.....	41
图 4-2 时钟树.....	44
图 4-3 HSE 时钟源.....	45
图 4-4 HSE 时钟源.....	46
图 5-1 I/O 端口的基本结构.....	73
图 5-2 输入浮空/上拉/下拉模式.....	75
图 5-3 输出模式.....	76
图 5-4 复用功能模式.....	77
图 5-5 高阻抗的模拟功能模式.....	77
图 6-1 外部中断/事件控制器框图.....	107
图 6-2 外部中断通用 I/O 映射.....	109
图 7-1 DMA 框图.....	116
图 8-1 CRC 计算单元框图.....	130
图 9-1 TIMx(x=1/8)框图.....	136
图 9-2 当预分频的参数从 1 到 4，计数器的时序图.....	137
图 9-3 当内部时钟分频因子 = 2/N 时，向上计数的时序图.....	138
图 9-4 当 ARPEN=0/1 产生更新事件时，向上计数的时序图.....	139
图 9-5 内部时钟分频因子 = 2/N 时，向下计数时序图.....	140
图 9-6 内部时钟分频因子 = 2/N，中央对齐时序图.....	141
图 9-7 包含计数器上溢和下溢的中央对齐时序图(ARPEN=1).....	142
图 9-8 向下计数模式下的重复计数时序图.....	143
图 9-9 向上计数模式下的重复计数时序图.....	144
图 9-10 中央对齐模式下的重复计数时序图.....	144
图 9-11 正常模式下的控制电路，内部时钟除以 1.....	145
图 9-12 TI2 外部时钟连接示例.....	146
图 9-13 外部时钟模式 1 的控制电路.....	147
图 9-14 外部触发输入框图.....	147
图 9-15 外部时钟模式 2 的控制电路.....	148
图 9-16 捕获/比较通道（例如：通道 1 输入级）.....	149

图 9-17 捕获/比较通道 1 主电路.....	150
图 9-18 通道 x 的输出部分 (x= 1,2,3; 以通道 1 为例子)	150
图 9-19 通道 x 的输出部分 (x= 4)	151
图 9-20 PWM 输入模式时序	153
图 9-21 输出比较模式, 开启 OC1	154
图 9-22 中央对齐的 PWM 波形 (AR=8).....	156
图 9-23 边沿对齐 PWM 波形 (AR=8).....	157
图 9-24 单脉冲模式示例.....	158
图 9-25 清除 TIMx 的 OCxREF.....	159
图 9-26 带死区插入的互补输出	160
图 9-27 响应刹车的输出行为	162
图 9-28 复位模式下的控制电路	163
图 9-29 触发器模式下的控制电路	164
图 9-30 门控模式下的控制电路	165
图 9-31 外部时钟模式 2+触发模式下的控制电路	166
图 9-32 产生六步 PWM, 使用 COM 的例子 (OSSR=1)	167
图 9-33 编码器模式下的计数器操作实例	168
图 9-34 IC1FP1 反相的编码器接口模式实例.....	169
图 9-35 霍尔传感器接口的实例	170
图 10-1 TIMx (x=3) 框图	197
图 10-2 当预分频的参数从 1 到 4, 计数器的时序图	198
图 10-3 当内部时钟分频因子 = 2/N 时, 向上计数的时序图.....	199
图 10-4 当 ARPEN=0/1 产生更新事件时, 向上计数的时序图.....	200
图 10-5 内部时钟分频因子 = 2/N 时, 向下计数时序图.....	201
图 10-6 内部时钟分频因子 = 2/N, 中央对齐时序图.....	202
图 10-7 包含计数器上溢和下溢的中央对齐时序图(ARPEN=1)	203
图 10-8 正常模式下的控制电路, 内部时钟除以 1	204
图 10-9 TI2 外部时钟连接示例	205
图 10-10 外部时钟模式 1 的控制电路	206
图 10-11 外部触发输入框图	206
图 10-12 外部时钟模式 2 的控制电路	207
图 10-13 捕获/比较通道 (例如: 通道 1 输入级)	208
图 10-14 捕获/比较通道 1 主电路.....	209
图 10-15 通道 x 的输出部分 (以通道 4 为例子)	210
图 10-16 PWM 输入模式时序	211

图 10-17 输出比较模式，开启 OC1.....	213
图 10-18 中央对齐的 PWM 波形 (AR=8).....	214
图 10-19 边沿对齐 PWM 波形 (AR=8).....	215
图 10-20 单脉冲模式示例.....	216
图 10-21 清除 TIMx 的 OCxREF.....	217
图 10-22 主/从定时器的例子.....	218
图 10-23 定时器 3 由定时器 1 的 OC1REF 门控.....	219
图 10-24 定时器 3 由定时器 1 的使能门控.....	220
图 10-25 使用定时器 1 的更新触发定时器 3.....	221
图 10-26 使用定时器 1 的 TI1 输入触发定时器 1 和定时器 3.....	222
图 10-27 编码器模式下的计数器操作实例.....	223
图 10-28 IC1FP1 反相的编码器接口模式实例.....	224
图 11-1 TIMx 的框图 (x = 6).....	244
图 11-2 预分频器分频从 1 到 4 的计数器时序图.....	245
图 11-3 向上计数时序图，内部时钟分频因子 = 2/N.....	246
图 11-4 ARPEN=0/1 时向上计数、更新事件的时序图.....	247
图 11-5 正常模式下的控制电路，内部时钟分频系数为 1.....	248
图 12-1 LPTIM 主框图.....	254
图 12-2 毛刺滤波器时序图.....	256
图 12-3 LPTIM 输出波形，连续计数模式配置.....	257
图 12-4 LPTIM 输出波形，单触发计数模式配置.....	258
图 12-5 LPTIM 输出波形，一次模式.....	258
图 12-6 波形发生器.....	260
图 12-7 编码器模式计数序列.....	262
图 12-8 非正交编码器正常工作 Input1、Input2 波形.....	263
图 12-9 非正交编码器非正常工作 Input1、Input2 波形.....	264
图 13-1 独立看门狗模块的功能框图.....	275
图 14-1 窗口看门狗功能框图.....	280
图 14-2 WWDG 的刷新窗口和中断时序.....	281
图 15-1 ADC 框图.....	286
图 15-2 ADC 时钟.....	287
图 15-3 时序图.....	289
图 15-4 注入转换延时.....	290
图 15-5 温度传感器和 V _{REFINT} 通道框图.....	293
图 15-6 TIM1 CC4 触发 OPA 通道切换 ADC 注入采样.....	295

图 16-1 比较器系统连接图	311
图 17-1 I ² C 功能框图	321
图 17-2 I ² C 总线协议	321
图 17-3 从发送器传送序列	324
图 17-4 从机接收器传送序列	325
图 17-5 主发送器传送序列	327
图 17-6 主接收器传送序列图	329
图 18-1 USART 框图	347
图 18-2 字长=8 设置	348
图 18-3 字长=9 设置	349
图 18-4 停止位配置	350
图 18-5 发送时差	351
图 18-6 发送时 TXC/TXDE 的变化情况	351
图 18-7 起始位检测	352
图 18-8 DMA 发送	357
图 18-9 DMA 接收	358
图 18-10 两个 USART 间的硬件流控制	359
图 18-11 RTS 流控制	359
图 18-12 CTS 流控制	360
图 18-13 静默模式下的空闲总线检测	361
图 18-14 静默模式下的地址标识检测	361
图 18-15 USART 同步传输示例	362
图 18-16 USART 数据时钟时序示例 (WL=0)	363
图 18-17 USART 数据时钟时序示例 (WL=1)	364
图 18-18 RX 数据采样/保持时间	364
图 18-19 IrDA SIR ENDEC-框图	366
图 18-20 IrDA 数据调制(3/16)-正常模式	366
图 18-21 LIN 模式下的断开检测 (11 位断开帧长度-设置了 LINBDL 位)	367
图 18-22 LIN 模式下的断开检测与帧错误的检测	368
图 18-23 ISO7816-3 异步协议	369
图 18-24 使用 1.5 停止位检测奇偶检验错误	369
图 19-1 LPUART 框图	381
图 19-2 帧格式	382
图 19-3 发送时 TXC 的变化情况	383
图 19-4 检测噪声的数据采样	385

图 19-5 利用 DMA 发送.....	388
图 19-6 利用 DMA 接收.....	389
图 19-7 两个 LPUART 间的硬件流控制.....	389
图 19-8 RTS 流控制.....	390
图 19-9 CTS 流控制.....	390
图 20-1 SPI 框图.....	398
图 20-2 硬件/软件的从选择管理.....	399
图 20-3 单主和单从应用.....	399
图 20-4 数据时钟时序图.....	401
图 20-5 主机全双工模式下连续传输时, SPI_STS.TE/RNE/BUSY 的变化示意图.....	402
图 20-6 主机单向只发送模式下连续传输时, SPI_STS.TE/BUSY 变化示意图.....	403
图 20-7 只接收模式 (BIDIRMODE=0 并且 RONLY=1) 下连续传输时, RNE 变化示意图.....	404
图 20-8 从机全双工模式下连续传输时, SPI_STS.TE/RNE/BUSY 的变化示意图.....	405
图 20-9 从机单向只发送模式下连续传输时, SPI_STS.TE/BUSY 变化示意图.....	405
图 20-10 BIDIRMODE = 0, RONLY = 0 非连续传输发送时, SPI_STS.TE/BUSY 变化示意图.....	407
图 20-11 使用 DMA 发送.....	409
图 20-12 使用 DMA 接收.....	409
图 20-13 I ² S 框图.....	412
图 20-14 I ² S 飞利浦协议波形 (16/32 位全精度, CLKPOL = 0).....	414
图 20-15 I ² S 飞利浦协议标准波形 (24 位帧, CLKPOL = 0).....	414
图 20-16 I ² S 飞利浦协议标准波形 (16 位扩展至 32 位包帧, CLKPOL = 0).....	415
图 20-17 MSB 对齐 16 位或 32 位全精度, CLKPOL = 0.....	415
图 20-18 MSB 对齐 24 位数据, CLKPOL = 0.....	416
图 20-19 MSB 对齐 16 位数据扩展到 32 位包帧, CLKPOL = 0.....	416
图 20-20 LSB 对齐 16 位或 32 位全精度, CLKPOL = 0.....	417
图 20-21 LSB 对齐 24 位数据, CLKPOL = 0.....	417
图 20-22 LSB 对齐 16 位数据扩展到 32 位包帧, CLKPOL = 0.....	418
图 20-23 PCM 标准波形 (16 位).....	418
图 20-24 PCM 标准波形 (16 位扩展到 32 位包帧).....	419
图 20-25 I ² S 时钟发生器结构.....	419
图 20-26 音频采样频率定义.....	420
图 21-1 RTC 框图.....	435
图 22-1 OPAMP 连接图框图.....	461
图 22-2 OPAMP 外部放大模式.....	461
图 22-3 跟随模式.....	462

图 22-4 内部增益模式..... 463

图 25-1 N32G031 级别和 Cortex®-M0 级别的调试框图..... 475

1 文中的缩写

1.1 寄存器描述表中使用的缩写列表

在对寄存器的描述中使用了下列缩写：

read/write(rw)	软件能读写此位。
read-only(r)	软件只能读此位。
write-only(w)	软件只能写此位，读此位将返回复位值。
read/clear(rc_w1)	软件可以读此位，也可以通过写‘1’清除此位，写‘0’对此位无影响。
read/clear(rc_w0)	软件可以读此位，也可以通过写‘0’清除此位，写‘1’对此位无影响。
read/clear by read(rc_r)	软件可以读此位，读此位将自动地清除它为‘0’，写‘0’对此位无影响。
read/set(rs)	软件可以读也可以设置此位，写‘0’对此位无影响。
read-only write trigger(rt_w)	软件可以读此位，写‘0’或‘1’触发一个事件但对此位数值没有影响。
toggle(t)	软件只能通过写‘1’来翻转此位，写‘0’对此位无影响。
Reserved(Res.)	保留位，必须保持默认值不变。

1.2 可用的外设

有关 N32G031 系列全部型号，某外设存在与否及其数目，请查阅相应型号的数据手册。

2 存储器和总线架构

2.1 系统架构


2.1.1 总线架构

主系统由以下部分构成：

- 两个主驱动单元：
 - ◆ Cortex[®]-M0 内核系统总线
 - ◆ 通用 DMA
- 六个被动单元
 - ◆ 内部 SRAM
 - ◆ 内部闪存存储器
 - ◆ ADC
 - ◆ AHB 到 AHB 的桥，它连接一些 AHB 设备
 - ◆ AHB 到 APB 的桥(AHB2APB_x, x=1,2)，它连接所有的 APB 设备

这些都是通过一个多级的 AHB 总线构架相互连接的，如图 2-1 所示：

图 2-1 总线架构图



- CPU 系统总线：连接 Cortex®-M0 内核的 Sbus 总线到总线矩阵，用来指令预取，数据加载（常量加载和调试访问）及 AHB/APB 外设访问。
- DMA 总线：DMA 的 AHB 主控接口连接到总线矩阵，总线矩阵协调着内核和 DMA 到 SRAM、闪存和外设的访问。
- 总线矩阵协调内核系统总线和 DMA 主控总线之间的访问仲裁，仲裁利用轮算法。总线矩阵包含 2

个驱动部件(CPU 的系统总线、DMA 总线)和 6 个从部件(闪存存储器接口、SRAM、ADC 和 AHB 系统总线 1/2)。AHB 一些外设通过总线矩阵与系统总线 1 相连，系统总线 2 连接 2 个 AHB2APB 桥。

- 系统包含 2 个 AHB2APB 桥，即 AHB2APB1 和 AHB2APB2。其中 APB1 包含 14 个 APB 外设，PCLK 的最高速度为 48MHz；APB2 包含 11 个 APB 外设，PCLK 最高速度等于 48MHz。

2.1.2 总线地址映射

总线地址映射包括所有 AHB 和 APB 外设：AHB 外设、APB1 外设、APB2 外设、Flash、SRAM、SystemMemory 等。具体映射如下

图 2-2 总线地址映射图




表 2-1 外设寄存器地址列表

地址范围	外设	总线
0x4002_8400 – 0x5FFF_FFFF	Reserved	AHB
0x4002_8000 – 0x4002_83FF	HDIV	
0x4002_3400 – 0x4002_7FFF	Reserved	
0x4002_3000 – 0x4002_33FF	CRC	

地址范围	外设	总线
0x4002_2400 – 0x4002_2FFF	Reserved	
0x4002_2000 – 0x4002_23FF	FLASH	
0x4002_1400 – 0x4002_1FFF	Reserved	
0x4002_1000 – 0x4002_13FF	RCC	
0x4002_0C00 – 0x4002_0FFF	Reserved	
0x4002_0800 – 0x4002_0BFF	ADC	
0x4002_0400 – 0x4002_07FF	SQRT	
0x4002_0000 – 0x4002_03FF	DMA	
0x4001_8000 – 0x4001_FFFF	Reserved	
0x4001_4800 – 0x4001_7FFF	Reserved	APB2
0x4001_4400 – 0x4001_47FF	SPI2	
0x4001_3C00 – 0x4001_43FF	Reserved	
0x4001_3800 – 0x4001_3BFF	USART1	
0x4001_3400 – 0x4001_37FF	TIM8	
0x4001_3000 – 0x4001_33FF	Reserved	
0x4001_2C00 – 0x4001_2FFF	TIM1	
0x4001_2400 – 0x4001_2BFF	Reserved	
0x4001_2000 – 0x4001_23FF	SPI1_I2S	
0x4001_1C00 – 0x4001_1FFF	GPIOF	
0x4001_1400 – 0x4001_1BFF	Reserved	
0x4001_1000 – 0x4001_13FF	GPIOC	
0x4001_0C00 – 0x4001_0FFF	GPIOB	
0x4001_0800 – 0x4001_0BFF	GPIOA	
0x4001_0400 – 0x4001_07FF	EXTI	
0x4001_0000 – 0x4001_03FF	AFIO	
0x4000_7400 – 0x4000_FFFF	Reserved	APB1
0x4000_7000 – 0x4000_73FF	PWR	
0x4000_5C00 – 0x4000_6FFF	Reserved	
0x4000_5800 – 0x4000_5BFF	I2C2	
0x4000_5400 – 0x4000_57FF	I2C1	
0x4000_4C00 – 0x4000_53FF	Reserved	
0x4000_4800 – 0x4000_4BFF	LPUART	
0x4000_4400 – 0x4000_47FF	USART2	
0x4000_3400 – 0x4000_43FF	Reserved	
0x4000_3000 – 0x4000_33FF	IWDG	
0x4000_2C00 – 0x4000_2FFF	WWDG	
0x4000_2800 – 0x4000_2BFF	RTC	
0x4000_2400 – 0x4000_27FF	COMP	
0x4000_2000 – 0x4000_23FF	OPAMP	

地址范围	外设	总线
0x4000_1400 – 0x4000_1FFF	Reserved	
0x4000_1000 – 0x4000_13FF	TIM6	
0x4000_0C00 – 0x4000_0FFF	LPTIM	
0x4000_0800 – 0x4000_0BFF	Reserved	
0x4000_0400 – 0x4000_07FF	TIM3	
0x4000_0000 – 0x4000_03FF	BEEPER	

2.1.3 启动管理

2.1.3.1 启动地址

在系统启动时，可以通过 BOOT0 引脚和用户选项字节 BOOT 配置，来选择在复位后的启动模式，在系统复位后或从掉电模式退出时，BOOT 引脚的值将被重新锁存。经过启动延迟之后，CPU 从地址 0x0000_0000 获取堆栈顶的地址，并从地址 0x0000_0004 指示的复位向量地址开始执行代码。由于 Cortex®-M0 始终从地址 0x0000_0000 和 0x0000_0004 获取堆栈顶指针和复位向量，所以启动仅适合于从 CODE 代码区开始，设计上需要对启动空间进行地址重映射。有三种启动模式可选：

- 从主闪存存储器(Main Flash)启动：
 - ◆ 主闪存存储器被映射到启动空间（0x0000_0000）；
 - ◆ 主闪存存储器可在两个地址区域访问，0x0000_0000 或 0x0800_0000；
- 从系统存储器(System Memory)启动：
 - ◆ 系统存储器被映射到启动空间（0x0000_0000）；
 - ◆ 系统存储器可在两个地址区域访问，0x0000_0000 或 0x1FFF_0000；
- 从内置 SRAM 启动：
 - ◆ 内置 SRAM 被映射到启动空间（0x0000_0000）；
 - ◆ 内置 SRAM 可在两个地址区域访问，0x0000_0000 或 0x2000_0000；

2.1.3.2 启动配置

可以通过 BOOT0 引脚和用户选项字节 BOOT 配置选择三种不同启动模式

表 2-2 启动模式列表

启动模式选择引脚				启动模式	对应启动模式下，访问内存空间的起始地址		
nBOOT1	nBOOT0	BOOT0 引脚	nSWBOOT0		Main Flash	System Memory	SRAM
X	X	0	1	Maint Flash 启动	0x0000_0000	0x1FFF_0000	0x2000_0000
X	1	X	0		0x0800_0000		
1	X	1	1	System Memory 启动	0x08000000	0x0000_0000	0x2000_0000
1	0	X	0				
0	X	1	1	SRAM 启动	0x08000000	0x1FFF_0000	0x0000_0000
0	0	X	0				

注：其中BOOT0和GPIO复用，上电默认复用为输入下拉。

2.1.3.3 内嵌启动程序

内嵌的自举程序存放在系统存储器 System Memory 内，用于通过 USART1 对闪存存储器进行重新编程。而 USART1 接口除了可以依靠外部时钟（HSE）外，还可以依靠内部 8MHz 振荡器（HSI）运行。进一步的细节请查询自举程序手册。

2.2 存储系统（Memory system）

程序存储器、数据存储器、寄存器和输入输出端口被组织在同一个 4GB 的线性地址空间内。数据字节以小端格式存放在存储器中，一个字里的最低地址字节被认为是该字的最低有效字节，而最高地址字节是最高有效字节。对程序存储器和数据存储器的规格说明如下。

2.2.1 FLASH 规格

Flash 由主存储区、信息区组成，以下分别进行说明：（以下说明中的容量值不含 ECC）

- 主存储区最大为 64KB，也称作主闪存存储器，包含 128 个 Page，用于用户程序的存放和运行，以及数据存储。
- 信息区为 5KB，包含 10 个 Page，由系统存储区（3KB）、系统配置区（1.5KB）、选项字节区（0.5KB）组成：
 - ◆ 系统存储区为 3KB，包含 6 个 Page，也称作 System Memory，用于引导程序（BOOT）的存放和运行。
 - ◆ 系统配置区为 1.5KB，包含 3 个 Page。
 - ◆ 选项字节区为 0.5KB，包含 1 个 Page，也称作 OptionByte，有效空间为 14B，BOOT 程序、用户程序均可以读写擦。

2.2.1.1 存储地址

主存储区、信息区都分配了总线地址空间。

表 2-3 存储总线地址列表

存储区	页名称	地址范围	大小
主存储区	页 0	0x0800_0000 – 0x0800_01FF	0.5KB
	页 1	0x0800_0200 – 0x0800_03FF	0.5KB
	页 2	0x0800_0400 – 0x0800_05FF	0.5KB
	⋮	⋮	⋮
	页 127	0x0800_FE00 – 0x0800_FFFF	0.5KB
信息区	系统存储区	0x1FFF_0000 – 0x1FFF_0BFF	3KB
	系统配置区	0x1FFF_F000 – 0x1FFF_F5FF	1.5KB
	选项字节区	0x1FFF_F600 – 0x1FFF_F60D	14B
存储区接口 寄存器	FLASH_AC	0x4002_2000 – 0x4002_2003	4B
	FLASH_KEY	0x4002_2004 – 0x4002_2007	4B
	FLASH_OPTKEY	0x4002_2008 – 0x4002_200B	4B

存储区	页名称	地址范围	大小
	FLASH_STS	0x4002_200C – 0x4002_200F	4B
	FLASH_CTRL	0x4002_2010 – 0x4002_2013	4B
	FLASH_ADD	0x4002_2014 – 0x4002_2017	4B
	保留	0x4002_2018 – 0x4002_201B	4B
	FLASH_OB	0x4002_201C – 0x4002_201F	4B
	FLASH_WRP	0x4002_2020 – 0x4002_2023	4B
	FLASH_ECC	0x4002_2024 – 0x4002_2027	4B

闪存存储器被组织成 32 位宽的存储器单元，可以存放代码和数据常数。

信息区分为三个部分：

- 系统存储区是用于存放在系统存储器自举模式下的启动程序，启动程序使用 USART1 接口实现对闪存存储器的编程。
- 系统配置区，包含芯片基本信息。
- 选项字节区。

对主存储器和信息块的写入由内嵌的闪存编程/擦除控制器管理。

闪存存储器有两种保护方式防止非法的访问（读、写、擦除）：

- 页写入保护（WRP）
- 读出保护（RDP）

在执行闪存写操作时，任何对闪存的读操作都会锁住总线，在写操作完成后读操作才能正确地进行；即在写或擦除操作时，不能进行代码或数据的读取操作。

进行闪存编程操作时（写或擦除），必须打开内部的 RC 振荡器（HSI）。

注：在低功耗模式下，所有闪存存储器的操作都被中止。

2.2.1.2 读写操作

Flash 写操作仅支持 32 位操作，写操作之前先擦除 Flash，擦除最小块大小是一个页 0.5KB。写操作分为擦除和编程阶段。

读 Flash 时，读的等待周期数可以通过寄存器配置。使用时，需要结合 SYSCLK 时钟频率进行计算。比如：当 $SYSCLK \leq 18MHz$ 时，等待周期数最小为 0；当 $18MHz < SYSCLK \leq 36MHz$ 时，等待周期数最小为 1；当 $36MHz < SYSCLK \leq 48MHz$ 时，等待周期数最小为 2。

注意：无论等待周期数是否不为零，启用预取缓冲功能都可以提高整体读代码的效率。

2.2.1.3 Flash 解锁操作

复位后，Flash 模块是被保护的，不能写入 FLASH_CTRL 寄存器，以防因电气干扰等原因产生对 Flash 的意外操作。通过写入特定的键值序列到 FLASH_KEY 寄存器，可以开启对 FLASH_CTRL 寄存器的操作权限，这个特定的序列是：第一次在 Flash 密钥寄存器（FLASH_KEY）中写入 $KEY1 = 0x45670123$ ，第二次则在 Flash 密钥寄存器（FLASH_KEY）中写入 $KEY2 = 0xCDEF89AB$ 。

如果顺序出现错误或键值出现错误，将返回总线错误并锁定 FLASH_CTRL 寄存器，直到下一次复位，软件可以通过查看 FLASH_CTRL.LOCK 位来确认 Flash 是否已解锁。若需要进行正常的锁定设置，可以通过软

件将 FLASH_CTRL.LOCK 位置 1 来实现，此后可以通过在 FLASH_KEY 中写入正确的键值系列来对 Flash 解锁。

2.2.1.4 擦除和编程

2.2.1.4.1 主存储区擦除

主存储区可以按页擦除或者整片擦除

页擦除

页擦除流程：

- 通过检查 FLASH_STS.BUSY 位来确保没有正在进行闪存操作；
- 设置 FLASH_CTRL.PER 为'1'；
- 将要擦除的页起始地址写入 FLASH_ADD 寄存器；
- 设置 FLASH_CTRL.START 为'1'；
- 等待 FLASH_STS.BUSY 变为'0'；
- 读出被擦除页的内容检查是否被擦除。

片擦除

片擦除流程：

- 通过检查 FLASH_STS.BUSY 位来确保没有正在进行闪存操作；
- 设置 FLASH_CTRL.MER 为'1'；
- 设置 FLASH_CTRL.START 为'1'；
- 等待 FLASH_STS.BUSY 位变为'0'；
- 读出所有被擦除页的内容检查是否被擦除。

2.2.1.4.2 主存储区编程

对主存储区编程每次可以写入 32 位。当 FLASH_CTRL.PG 为'1'时，在一个闪存地址写入一个字将启动一次编程；写入任何半字的数据，都会产生总线错误。在编程过程中(FLASH_STS.BUSY 为'1')，任何读写闪存的操作都会使 CPU 暂停，直到此次闪存编程结束。

主存储区编程流程：

- 通过检查 FLASH_STS.BUSY 位来确保没有正在进行闪存操作；
- 设置 FLASH_CTRL.PG 为'1'；
- 在指定的地址写入要编程的字；
- 等待 FLASH_STS.BUSY 变为'0'；
- 读出写入地址的数据检查是否正确。

注意：当 FLASH_STS.BUSY 为'1'时，不能对任何 Flash 寄存器执行写操作。

2.2.1.4.3 选项字节区擦除和编程

对选项字节区的编程与主存储区不同。选项字节的数目只有 7 个字节(2 个字节作为写保护，2 个字节作为

读保护, 1 个字节为配置选项, 2 个字节存储用户数据)。对 Flash 解锁后, 必须分别写入 KEY1 和 KEY2(见 2.2.1.3)到 FLASH_OPTKEY 寄存器, 再设置 FLASH_CTRL.OPTWE 为'1', 此时可以对选项字节区进行编程: 设置 FLASH_CTRL.OPTPG 为'1'后写入字到指定的地址。

对选项字节区字编程时, 使用半字中的低字节并自动地计算出高字节(高字节为低字节的补码), 并开始编程操作, 这将保证选项字节和它的补码始终是正确的。

选项字节区擦除过程:

- 通过检查 FLASH_STS.BUSY 位来确保没有正在进行闪存操作;
- 解锁 FLASH_CTRL.OPTWE;
- 设置 FLASH_CTRL.OPTER 为'1';
- 设置 FLASH_CTRL.START 为'1';
- 等待 FLASH_STS.BUSY 变为'0';
- 读出被擦除选项字节的内容检查是否被擦除。

选项字节区编程流程:

- 通过检查 FLASH_STS.BUSY 位来确保没有正在进行闪存操作;
- 解锁 FLASH_CTRL.OPTWE;
- 设置 FLASH_CTRL.OPTPG 为'1';
- 在指定的地址写入要编程的字;
- 等待 FLASH_STS.BUSY 变为'0';
- 读出写入地址的数据检查是否正确。

2.2.1.5 ECC 功能

Flash 模块支持 ECC 功能, 实现 1-bit 检错和 1-bit 纠错。ECC 编码、解码(纠错、检错)由硬件自动执行, 如果检测到错误, 置错误位并产生中断。

2.2.1.6 指令预取

Flash 模块的指令预取功能, 支持 8B 的预取 Buffer。通过指令预取操作, 可提高 CPU 的指令执行效率。指令预取功能可以通过寄存器配置为使能或除能, 默认使能。

2.2.1.7 选项字节

选项字节块主要用于配置读写保护、BOOT 模式配置、软件/硬件看门狗以及系统处于 power-down 或 stop 模式下的复位选项, 并分配了总线地址空间, 可以进行读写访问。它们由有 7 个选项字节组成: 2 个字节作为写保护, 2 个字节作为读保护, 1 个字节作为配置选项, 2 个字节由用户定义, 这 7 个字节需要通过总线写入。选项字节块同时还包含与这 7 个选项字节相对应的补码, 这些补码需要在总线写入选项字节时, 由硬件自动计算出来, 一起写入 Flash, 并用于选项字节读取时的验证。

默认状态下, 选项字节块始终是可以读且被写保护。要想对选项字节块进行写操作(编程/擦除), 首先要解锁 Flash, 然后解锁选项字节: 在 FLASH_OPTKEY 中写入正确的键值序列(KEY1 = 0x45670123, KEY2 = 0xCDEF89AB), 随后对选项字节块的写操作将被允许。如果顺序出现错误或键值出现错误, 将返回总线错误并锁定选项字节, 直到下一次复位。若需要正常进行锁定设置, 可以通过软件将 FLASH_CTRL.OPTWE 位写 0 来实现, 此后可以通过在 FLASH_OPTKEY 中写入正确的键值系列来对选项字节解锁。

每次系统复位后，从 Flash 的选项字节块中读出选项字节数据，并保存在具有只读属性的选项字节寄存器（FLASH_OB/FLASH_WRP）中；同时一起读出来的选项字节补码数据，将用于验证选项字节数据是否正确，如果不匹配，将产生一个选项字节错误标志（FLASH_OB.OBERR）。当发生选项字节错误时，对应的选项字节被强置为 0xFF。当选项字节和它的补码均为 0xFF 时（擦除后的状态），则略过上述验证步骤，无需进行验证。

表 2-4 选项字节列表

地址	[31:24] 相应反码	[23:16] 选项字节	[15:8] 相应反码	[7:0] 选项字节
0x1FFF_F600	nUSER	USER	nRDP1	RDP1
0x1FFF_F604	nData1	Data1	nData0	Data0
0x1FFF_F608	nWRP1	WRP1	nWRP0	WRP0
0x1FFF_F60C	reserved	reserved	nRDP2	RDP2

- 读保护 L1 等级：RDP1
 - ◆ 保护存储在闪存中的代码；
 - ◆ 当写入正确的是数值时，将禁止读出闪存存储器；
 - ◆ RDP1 是否开启的结果，可通过 FLASH_OB[1]查询；
- 用户配置选项：USER
 - ◆ USER[7:6]：保留
 - ◆ USER[5]：nSWBOOT0_SEL 配置选项，可通过 FLASH_OB[7]查询
 - 0：nBOOT0 配置选项使用为 BOOT 模式选择
 - 1：BOOT0 Pin 管脚使用为 BOOT 模式选择
 - ◆ USER[4]：nBOOT1 配置选项，可通过 FLASH_OB[6]查询
 - ◆ USER[3]：nBOOT0 配置选项，可通过 FLASH_OB[5]查询
 - ◆ USER[2]：nRST_PD 配置选项，可通过 FLASH_OB[4]查询
 - 0：当进入 PD 模式时产生复位
 - 1：进入 PD 模式时不产生复位
 - ◆ USER[1]：nRST_STOP 配置选项，可通过 FLASH_OB[3]查询
 - 0：当进入停机（STOP）模式时产生复位
 - 1：进入停机（STOP）模式时不产生复位
 - ◆ USER[0]：WDG_SW 配置选项，可通过 FLASH_OB[2]查询
 - 0：硬件看门狗
 - 1：软件看门狗
- 2 字节用户数据：Datax
 - ◆ Data1 (FLASH_OB[25:18])

- ◆ Data0 (FLASH_OB [17:10])
- 写保护选项字节：WRP0~1，可通过寄存器 FLASH_WRP[15:0]查询
 - ◆ WRP0：第 0~63 页的写保护，bit[0]对应 Page (0~7)，……，bit[7]对应 Page (56~63)；
 - ◆ WRP1：第 64~127 页的写保护，bit[0]对应 Page (64~71)，……，bit[7]对应 Page (120~127)；
- 读保护 L2 等级：RDP2
 - ◆ 在 L1 的基础上增加保护功能，具体见 2.2.1.9 读保护的详细描述；
 - ◆ RDP2 是否开启的结果，可通过 FLASH_OB[31]查询；

2.2.1.8 写保护

可以对 Flash 主存储区（最大 64KB）的所有 Page 配置写保护，以防在程序跑飞或电气干扰等原因导致的意外写操作，写保护的基本单位是：对于 Page0~127，每 8 页为一个基本保护单元。写保护可以通过设置选项字节块中的 WRP0~1 来进行配置；每次进行配置后，需要进行一次系统复位，配置的值才能生效。如果对一个受保护的页面进行编程或擦除操作，FLASH_STS 中将会返回一个保护错误标志。

系统信息区中的系统存储块（3KB），存放了 BOOT 程序，不可更改。

系统信息区中的系统配置块（1.5KB），存放了芯片基本信息，不可更改。

系统信息区中的选项字节块（0.5KB），存放了用户可配置选项字节信息，将 FLASH_CTRL.OPTWE 写 0 使能选项字节块的写保护，之后通过在 FLASH_OPTKEY 中写入正确的键值序列，来对选项字节解除写保护。

2.2.1.9 读保护

Flash 中的用户代码可以通过设置读保护来防止被非法读取。读保护通过配置选项字节块中的 RDP 字节进行设置，可以配置 3 种不同的读保护级别，如下列表

表 2-5 读保护配置列表

读保护等级	RDP1	nRDP1	nRDP2	RDP2
L0 level	0xA5	0x5A	RDP2! = 0xCC nRDP2! = 0x33	
L2 level	0xFF	0xFF	0x33	0xCC
L1 level	非以上两种配置			

- L0 等级：
 - ◆ 处于未保护状态，(RDP1 == 0xA5 & nRDP1 == 0x5A) && (RDP2!= 0xCC | nRDP2!= 0x33)
 - ◆ 主存储区和选项字节可以被任意读取
 - ◆ 主存储区和选项字节可以进行编程和擦除，可配置读写保护
- L1 等级：
 - ◆ ~((RDP1 == 0xA5 & nRDP1 == 0x5A) && (RDP2!= 0xCC | nRDP2!= 0x33)) | (RDP2 == 0xCC & nRDP2 == 0x33)
 - ◆ 只允许从用户代码中对主存储区的读操作，即以非调试方式从主闪存存储器启动程序的情况才允许对主存储区的读操作
 - ◆ 全部主存储区页可以通过在主闪存存储器中执行的代码进行编程（实现 IAP 或数据存储等功能）

- ◆ 全部主存储区页不允许在调试模式下或从内部 SRAM 启动后执行写或擦除操作（整片擦除除外）
- ◆ 所有通过 JTAG/SWD 向内置 SRAM 装载代码并执行代码的功能依然有效，亦可以通过 JTAG/SWD 从内置 SRAM 启动，这个功能可以用来解除读保护；
- ◆ 当读保护的选项字节被改写为未保护的 L0 级别时，将会自动擦除全部主存储区，执行的过程如下：（擦除选项字节块不会导致自动的整片擦除操作，因为擦除的结果是 0xFF，相当于仍然处于 L1 级别的保护状态）
 - 在 FLASH_OPTKEY 中写入正确的键值序列解锁选项字节区；
 - 总线发起命令擦除整个选项字节区（Page 擦）；
 - 总线写入读保护选项字节 0xA5；
 - 内部自动擦除全部主存储区；
 - 内部自动写入 0xA5 到读保护选项字节；
 - 进行系统复位（如软件复位等），选项字节块（包括新的 RDP 值 0xA5）将被重新加载到系统中，读保护被解除；
- L2 等级：除了 SRAM 启动被禁止、调试模式被禁止、选项字节写/页擦被禁止、保护级别不可修改（不可逆）之外，其余特性同 L1 级别。L2 级别通过配置另一个选项字节 RDP2 来实现，不管 RDP1 为何值，只要满足（RDP2=0xCC & nRDP2=0x33）即为 L2 级别

2.2.1.10 权限保护

- Flash 主存储区权限：
 - ◆ L0 级别下：主存储区都可以被读取；主存储区可以配置各 Page 的写保护属性，以进行编程和页擦除；
 - ◆ L1/2 级别下：
 - 在 SWD 调试模式下或从内部 SRAM 启动后执行时，所有 Page 不允许（W/R/PE）操作；
 - 第 0~7 Page 被自动加上了写保护，其它 Page 可以通过在 Flash 主存储器区中执行的代码进行编程（实现 IAP 或数据存储等功能）；
 - 其它 Page 可以配置各 Page 的写保护属性；
 - 当 L1 级别改写为 L0 级别时，将会自动擦除全部 Flash 主存储区；
- Flash 选项字节区权限：
 - ◆ L0/L1 级别下，都被允许访问（W/R/PE）；
 - ◆ L2 级别下：除了调试模式被禁止外，都允许只读访问 Flash 选项字节区；
- Flash 系统存储区权限：
 - ◆ 只有 system memory 区执行的代码，才允许访问（W/R/PE）；Flash 和 sram 执行代码或者通过调试接口都不允许访问；
 - ◆ 在 L1/L2 级别下，sram 启动跳转到 system memory 执行代码不允许访问（W/R/PE）。其他情况允许访问（W/R/PE）；
- Flash 系统配置区

- ◆ 用户信息：仅 system memory 启动后执行或跳转到 system memory 执行才可以读操作；
- ◆ ID 信息：L0 级别下可读，L1/L2 级别下 SWD 调试模式下访问禁止，L1 级别下 sram 启动后执行下访问禁止，详细见表 2-6；

 表 2-6 存储区读写擦⁽¹⁾权限控制表

保护级别	启动模式	Main Flash				修改保护级别
	执行用户 访问区域	SWD	Main Flash	System Memory	SRAM	
L0级别	Flash主存储区4KB前	读写擦	读写擦	读写擦	读写擦	允许改为L1或L2
	Flash主存储区4KB后	读写擦	读写擦	读写擦	读写擦	
	Flash主存储区片擦 ⁽²⁾	允许	允许	允许	允许	
	Flash选项字节区	读写擦	读写擦	读写擦	读写擦	
	Flash系统存储区	禁止	禁止	读写擦	禁止	
	SRAM (All)	读写	读写	读写	读写	
L1级别	Flash主存储区4KB前	禁止	只读	只读	只读	允许改为 L0 或 L2。 改为L0时，主存储区 将被自动擦除。
	Flash主存储区4KB后	禁止	读写擦	读写擦	读写擦	
	Flash主存储区片擦 ⁽²⁾	允许	允许	允许	允许	
	Flash选项字节区	读写擦	读写擦	读写擦	读写擦	
	Flash系统存储区	禁止	禁止	读写擦	禁止	
	SRAM (All)	读写	读写	读写	读写	
L2级别	Flash主存储区4KB前	SWD 接口被禁止	只读	只读	只读	不允许修改。
	Flash主存储区4KB后		读写擦	读写擦	读写擦	
	Flash主存储区片擦 ⁽²⁾		允许	允许	允许	
	Flash选项字节区		只读	只读	只读	
	Flash系统存储区		禁止	读写擦	禁止	
	SRAM (All)		读写	读写	读写	

保护级别	启动模式	SRAM				修改保护级别
	执行用户 访问区域	SWD	Main Flash	System Memory	SRAM	
L0级别	Flash主存储区4KB前	读写擦	读写擦	读写擦	读写擦	允许改为L1或L2
	Flash主存储区4KB后	读写擦	读写擦	读写擦	读写擦	
	Flash主存储区片擦 ⁽²⁾	允许	允许	允许	允许	
	Flash选项字节区	读写擦	读写擦	读写擦	读写擦	
	Flash系统存储区	禁止	禁止	读写擦	禁止	
	SRAM (All)	读写	读写	读写	读写	
L1级别	Flash主存储区4KB前	禁止	只读	只读	禁止	允许改为 L0 或 L2。 改为L0时，主存储区 将被自动擦除。
	Flash主存储区4KB后	禁止	读写擦	读写擦	禁止	
	Flash主存储区片擦 ⁽²⁾	允许	允许	允许	允许	
	Flash选项字节区	读写擦	读写擦	读写擦	读写擦	
	Flash系统存储区	禁止	禁止	禁止	禁止	
	SRAM (All)	读写	读写	读写	读写	
L2级别	Flash主存储区4KB前	L2保护级别，无法从SRAM启动				不允许修改。 SWD 被禁止。
	Flash主存储区4KB后					
	Flash主存储区片擦 ⁽²⁾					
	Flash选项字节区					
	Flash系统存储区					
	SRAM (All)					
保护	启动模式	System Memory				修改保护级别

级别	执行用户		SWD	Main Flash	System Memory	SRAM	
	访问区域						
L0级别	Flash主存储区4KB前		读写擦	读写擦	读写擦	读写擦	允许改为L1或L2
	Flash主存储区4KB后		读写擦	读写擦	读写擦	读写擦	
	Flash主存储区片擦 ⁽²⁾		允许	允许	允许	允许	
	Flash选项字节区		读写擦	读写擦	读写擦	读写擦	
	Flash系统存储区		禁止	禁止	读写擦	禁止	
	SRAM (All)		读写	读写	读写	读写	
L1级别	Flash主存储区4KB前		禁止	只读	只读	只读	允许改为 L0 或 L2。 改为L0时，主存储区 将被自动擦除。
	Flash主存储区4KB后		禁止	读写擦	读写擦	读写擦	
	Flash主存储区片擦 ⁽²⁾		允许	允许	允许	允许	
	Flash选项字节区		读写擦	读写擦	读写擦	读写擦	
	Flash系统存储区		禁止	禁止	读写擦	禁止	
	SRAM (All)		读写	读写	读写	读写	
L2级别	Flash主存储区4KB前		SWD 接口被禁止	只读	只读	只读	不允许修改
	Flash主存储区4KB后			读写擦	读写擦	读写擦	
	Flash主存储区片擦 ⁽²⁾			允许	允许	允许	
	Flash选项字节区			只读	只读	只读	
	Flash系统存储区			禁止	读写擦	禁止	
	SRAM (All)			读写	读写	读写	

注：1.这里的擦是指Flash页擦除；

2.Flash主存储区片擦除是指mass erase，仅在L2级别调试模式下禁止；。

2.2.2 SRAM

SRAM 主要用于代码运行，存放程序执行过程中的变量和数据或堆栈，容量最大为 8KB。

SRAM 支持字节、半字、字的读写访问。

SRAM 支持代码运行，可以在 SRAM 全速运行程序。SRAM 的最大地址范围是 0x2000 0000~0x2000 1FFF。

SRAM 在 PD 模式下数据不能保持；其他工作模式（Run/Lprun/Sleep/Stop）数据可以正常保持。

主要特性如下：

- 容量最大总共为 8KB
- 支持字节/半字/字读写
- CPU/DMA 均可访问
- CPU BUS 可以 Remap 到 SRAM 全速运行程序

2.2.3 FLASH 寄存器描述

必须以字（32 位）的方式操作寄存器。

2.2.3.1 FLASH 寄存器总览

表 2-7 FLASH 寄存器总览

Offset	Register	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0																					
000h	FLASH_AC	Reserved																								PRFTBFS	PRFTBFE	Reserved	LATENCY																									
	Reset Value																									1	1		0	0	0																							
004h	FLASH_KEY	FKEY																																																				
	Reset Value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0																					
008h	FLASH_OPTKEY	OPTKEY																																																				
	Reset Value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0																				
00Ch	FLASH_STS	Reserved																								ECCERR	Reserved	EOP	WRPERR	Reserved	PGERR	Reserved	BUSY																					
	Reset Value																									0								0	0	0	0	0																
010h	FLASH_CTRL	Reserved												ECCERRITE	EOPITE	Reserved	ERRITE	OPTWE	Reserved	LOCK	START	OPTER	OPTPG	Reserved	MER	PER	PG																											
	Reset Value													0	0		0	0		1	0	0	0		0	0	0	0	0	0	0																							
014h	FLASH_ADD	FADD																																																				
	Reset Value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0																					
018h	Reserved																																																					
01Ch	FLASH_OB	RDPRT2	Reserved						Data1												Data0												Not Used	nSWBOOT0	nBOOT1	nBOOT0	nRST_PD	nRST_STOP	WDG_SW	RDPRT1	OBERR													
	Reset Value	0							1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1																		
020h	FLASH_WRP	Reserved																								WRPT																												
	Reset Value																									1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
024h	FLASH_ECC	Reserved																								ECC																												
	Reset Value																									0	0	0	0	0	0	0	0																					


2.2.3.2 FLASH 控制和状态寄存器

有关寄存器说明中的缩写，请见 1.1 节

2.2.3.2.1 FLASH 访问控制寄存器 (FLASH_AC)

偏移地址: 0x00

复位值: 0x0000 0030




位域	名称	描述
31:6	Reserved	保留, 必须保持复位值
5	PRFTBFS	预取缓冲区状态 该位指示预取缓冲区的状态 0: 预取缓冲区关闭 1: 预取缓冲区开启
4	PRFTBFE	预取缓冲区使能 0: 关闭预取缓冲区 1: 启用预取缓冲区
3:2	Reserved	保留, 必须保持复位值
1:0	LATENCY	时延 这些位表示 SYSCLK (系统时钟) 周期与闪存访问时间的比例 00: 零周期时延, 当 $0 < \text{SYSCLK} \leq 18\text{MHz}$ 01: 一个周期时延, 当 $18\text{MHz} < \text{SYSCLK} \leq 36\text{MHz}$ 10: 两个周期时延, 当 $36\text{MHz} < \text{SYSCLK} \leq 48\text{MHz}$ 11: 保留

2.2.3.2.2 FLASH 键寄存器 (FLASH_KEY)

偏移地址: 0x04

复位值: 0x0000 0000




位域	名称	描述
31:0	FKEY	用于解锁 FLASH_CTRL.LOCK 位

2.2.3.2.3 FLASH OPTKEY 寄存器 (FLASH_OPTKEY)

偏移地址: 0x08

复位值: 0x0000 0000




位域	名称	描述
31:0	OPTKEY	用于解锁 FLASH_CTRL.OPTWE 位

2.2.3.2.4 FLASH 状态寄存器 (FLASH_STS)

偏移地址: 0x0C

复位值: 0x0000 0000




位域	名称	描述
31:6	Reserved	保留, 必须保持复位值
7	ECCERR	ECC 错误 读 FLASH 时报错, 硬件设置这位为'1', 写入'1'可以清除这位状态。
6	Reserved	保留, 必须保持复位值
5	EOP	操作结束 当闪存操作(编程/擦除)完成时, 硬件设置这位为'1', 写入'1'可以清除这位状态。 <i>注: 每次成功的编程或擦除都会设置 EOP 状态。</i>
4	WRPERR	写保护错误 试图对写保护的闪存地址编程时, 硬件设置这位为'1', 写入'1'可以清除这位状态。
3	Reserved	保留, 必须保持复位值
2	PGERR	编程错误 试图对内容不是'0xFFFF_FFFF'的地址编程时, 硬件设置这位为'1', 写入'1'可以清除这位状态。 <i>注: 进行编程操作之前, 必须先清除 FLASH_CTRL.START 位。</i>
1	Reserved	保留, 必须保持复位值
0	BUSY	忙 该位指示闪存操作正在进行。在闪存操作开始时, 该位被设置为'1'; 在操作结束或发生错误时该位被清除为'0'。

2.2.3.2.5 FLASH 控制寄存器 (FLASH_CTRL)

偏移地址: 0x10

复位值：0x0000 0080



位域	名称	描述
31:14	Reserved	保留，必须保持复位值
13	ECCERRITE	ECC 错误中断 该位允许在 FLASH_STS 寄存器中的 ECCERR 位变为'1'时产生中断。 0: 禁止产生中断; 1: 允许产生中断。
12	EOPITE	允许操作完成中断 该位允许在 FLASH_STS.EOP 位变为'1'时产生中断。 0: 禁止产生中断 1: 允许产生中断
11	Reserved	保留，必须保持复位值
10	ERRITE	允许错误状态中断 该位允许在发生 Flash 错误时产生中断（当 FLASH_STS.PGERR/WRPERR 置为'1'时）。 0: 禁止产生中断 1: 允许产生中断
9	OPTWE	允许写选项字节 当该位为'1'时，允许对选项字节进行编程操作。当在 FLASH_OPTKEY 寄存器写入正确的键序列后，该位被置为'1'。 软件可清除此位。
8	Reserved	保留，必须保持复位值
7	LOCK	锁定 只能写'1'。当该位为'1'时表示 Flash 和 FLASH_CTRL 被锁住。在检测到正确的解锁序列后，硬件清除此位为'0'。 在一次不成功的解锁操作后，下次系统复位前，该位不能再被改变。
6	START	开始 当该位为'1'时将触发一次擦除操作。该位只可由软件置为'1'并在 FLASH_STS.BUSY 变为'1'时清除为'0'。
5	OPTER	擦除选项字节 0: 不开启选项字节擦除模式 1: 开启选项字节擦除模式
4	OPTPG	编程选项字节 0: 不开启选项字节编程模式 1: 开启选项字节编程模式
3	Reserved	保留，必须保持复位值
2	MER	片擦除


位域	名称	描述
		0: 不开启片擦除模式 1: 开启片擦除模式
1	PER	页擦除 0: 不开启页擦除模式 1: 开启页擦除模式
0	PG	编程 0: 不开启编程模式 1: 开启编程模式

注:关于编程及擦除请参考2.2.1.4节。

2.2.3.2.6 FLASH 地址寄存器 (FLASH_ADD)

偏移地址: 0x14

复位值: 0x0000 0000




位域	名称	描述
31:0	FADD	闪存地址 当进行编程时选择要编程的地址, 当进行页擦除时选择要擦除的页。 <i>注意: 当FLASH_STS.BUSY 位为'1'时, 不能写这个寄存器。</i>

2.2.3.2.7 FLASH 选项字节寄存器 (FLASH_OB)

偏移地址: 0x1C

复位值: 0x03FF FFFC




位域	名称	描述
31	RDPRT2	读保护 L2 级别 0: 读保护 L2 级别未使能 1: 读保护 L2 级别使能 <i>注: 只读位。</i>
30:26	Reserved	保留, 必须保持复位值
25:18	Data1[7:0]	Data1

位域	名称	描述
		注：只读位。
17:10	Data0[7:0]	Data0 注：只读位。
9:8	Reserved	未使用，必须保持复位值
7	nSWBOOT0	使用规则见 2.1.3.2 启动配置章节。
6	nBOOT1	使用规则见 2.1.3.2 启动配置章节。
5	nBOOT0	使用规则见 2.1.3.2 启动配置章节。
4	nRST_PD	进入 Power Down 模式复位配置 0：进入 Power Down 模式后立即产生复位，即使执行了进入 Power Down 模式的过程，系统将被复位而不是进入 Power Down 模式； 1：进入 Power Down 模式后不产生复位。 注：该位为只读。
3	nRST_STOP	进入 STOP 模式复位配置 0：进入 STOP 模式后立即产生复位，即使执行了进入停机模式的过程，系统将被复位而不是进入停机模式； 1：进入 STOP 模式后不产生复位。 注：该位为只读。
2	WDG_SW	看门狗设置 0：硬件看门狗 1：软件看门狗 注：只读位。
1	RDPRT1	读保护 L1 级别 0：读保护 L1 级别未使能 1：读保护 L1 级别使能 注：只读位。
0	OBERR	选项字节错误 当该位为'1'时表示选项字节和它的补码不匹配 注：只读位。

2.2.3.2.8 FLASH 写保护寄存器 (FLASH_WRP)

偏移地址：0x20

复位值：0x0000 FFFF




位域	名称	描述
31:16	Reserved	保留，必须保持复位值
15:0	WRPT	写保护 该寄存器包含由选项字节区加载的写保护选项字节。

位域	名称	描述
		0: 写保护生效; 1: 写保护失效。 注: 只读位。

2.2.3.2.9 FLASH ECC 寄存器 (FLASH_ECC)

偏移地址: 0x24

复位值: 0x0000 0000



位域	名称	描述
31:6	Reserved	硬件强制为 0。
5:0	ECC	32 位 Flash 地址对应的低 6-bit ECC 值。

3 电源控制（PWR）


3.1 通用描述

PWR 是电源管理单元，用于控制不同模块在不同电源模式下的状态。它的主要功能是控制 MCU 进入不同的电源模式，并在事件或中断发生时唤醒。MCU 支持 RUN、LPRUN、SLEEP、STOP 和 PD（断电）模式。PWR 控制不同电源模式下的电压调节器、时钟源、复位和 Flash/SRAM/GPIO 状态。

3.1.1 电源

- ◇ MCU 有外部 VDD 供电。嵌入式稳压器用于为内部 1.5V 数字电源供电。稳压器有两种模式，正常模式和低功耗模式。
 - VDD 区域：1.8V~5.5V，主要为 MR、IO 及时钟复位系统提供电源输入。
 - VDDA 区域：1.8V~5.5V，为大部分模拟外设供电，详细信息请参阅相关数据手册电气特性部分。
 - VDDA 和 VSSA 必须分别连接到 VDD 和 VSS。
- ◇ 电压调节器根据应用有几种不同的工作模式：
 - RUN 模式：电压调节器以正常电源模式供电。
 - LPRUN 模式：电压调节器以正常电源模式供电。
 - SLEEP 模式：电压调节器在正常电源模式供电。
 - STOP 模式：电压调节器在低功耗模式下供电，输出电压可通过软件配置为 1.5V 或 1.2V。
 - PD 模式：电压调节器关闭。

图 3-1 电源框图




3.1.2 电压监控

3.1.2.1 上电复位 (POR) 和下电复位 (PDR)

上电复位 (POR) 和下电复位 (PDR) 电路集成在芯片内部。当 VDD/VDDA 低于规定的限制电压 VPOR/VPDR 时，系统保持在复位状态，无需外部复位电路。有关上电和断电复位的详细信息，请参阅数据手册的电气特性部分。

图 3-2 上电复位和掉电复位的波形图




3.1.2.2 可编程电压监测器 (PVD)

PVD 通过将 VDD 电压与电源控制寄存器(PWR_CTRL)中的相关位进行比较来监控电源。PWR_CTRL.PLS 选择监控电压的阈值。通过设置 PWR_CTRL.PVDEN 启用 PVD。

PWR_CTRLSTS.PVDO 标志用于指示 VDD 是否高于/低于 PVD 电压阈值。该事件在内部连接到 EXTI 线 16，如果在外部中断寄存器中启用了中断，则会产生中断。根据 EXTI 线 16 的上升/下降沿触发设置，当 VDD 下降到 PVD 阈值以下和/或 VDD 上升到 PVD 阈值以上时，会发生 PVD 中断。例如，此功能可用于执行紧急关断任务。

图 3-3 PVD 阈值图



3.1.3 NRST

NRST 是一个模拟 PAD。在 STOP 模式下，PWR 检测 NRST 复位事件并异步将电压调节器切换回正常模式。

3.2 低功耗模式

MCU 整体有五种电源模式：RUN、LPRUN、SLEEP、STOP 和 PD。不同的模式有不同的性能和功耗。MCU 功耗模式总结如下所示。

表 3-1 电源模式

模式	条件	进入	退出
RUN	CPU 启动 所有外设可配置	上电，系统复位，低功耗唤醒	进入 LPRUN、SLEEP、STOP、和 PD 模式
LPRUN from SRAM	CPU 运行时钟为 LSI 或 LSE，PLL 关闭，外设可配置； 电压调节器运行在正常模式； Flash 可配置进入深度待机模式。	软件控制	软件控制
LPRUN from FLASH	CPU 运行时钟为 LSI 或 LSE，PLL 关闭，外设可配置； 电压调节器运行在正常模式。	软件控制	软件控制
SLEEP	CPU 进入睡眠模式，内核停止。所有的外设可配置，电压调节器运行在正常模式。任一中断和事件都可以唤醒 CPU	WFI CPU 从 ISR 返回	任何中断唤醒事件。

模式	条件	进入	退出
		WFE	
STOP	CPU DEEP SLEEP 外设时钟禁用。LP 模式下的电压调节器。Flash 进入深度待机模式。HSE/HSI/PLL 禁用。LSE/LSI 可配置。RTC/LPUART/LPTIM/COMP 可选。SRAM/所有寄存器保留。所有 IO 保留。唤醒后，启用 HSI。	WFI/WFE: 1) SCB_SCR.SLEEPDEEP = 1, 没有挂起的中断/事件。 2) PWR_CTRL.PDSTP = 0	任何通过 EXTI、NRST、IWDG 的中断唤醒事件。
PD	稳压器关闭，所有时钟关闭，大多数 IO 输出高阻。NRST/PA0_WKUP0/PC13_WKUP1/PA2_WKUP2 可以唤醒芯片。	WFI/WFE: 1) SCB_SCR.SLEEPDEEP = 1, 没有挂起的中断/事件。 2) PWR_CTRL.PDSTP = 1	WKUP0/1/2 上升沿或下降沿，NRST reset

注意:

1. STOP 模式，在唤醒后，代码可以从停止位置继续运行。

不同模块在不同功耗模式下的运行使能情况如下表所示:

表 3-2 外设运行状态

Peripheral	Run/Active	Sleep	Low power run	Stop mode		Power down mode	
				Status	Wakeup capability	Status	Wakeup capability
Cortex-M0	Y	-	Y	-	-	-	-
FLASH	O	O	O	O	-	-	-
SRAM8KB	Y	Y	Y	Y	-	-	-
POR/PDR	Y	Y	Y	Y	Y	-	-
PVD	O	O	O	O	O	-	-
DMA	O	O	O	-	-	-	-
USART/UART	O	O	O	-	-	-	-
LPUART	O	O	O	O	O	-	-
I2C	O	O	O	-	-	-	-
SPI	O	O	O	-	-	-	-
CAN	O	O	O	-	-	-	-
RTC	O	O	O	O	O	-	-
TIMER	O	O	O	-	-	-	-
LPTIMER	O	O	O	O	O	-	-
HSE	O	O	-	-	-	-	-
HSI	O	O	-	-	-	-	-
LSE	O	O	O	O	-	-	-
LSI	O	O	O	O	-	-	-
PLL	O	O	-	-	-	-	-
IWDG	O	O	O	O	O	-	-
WWDG	O	O	O	-	-	-	-
ADC	O	O	-	-	-	-	-

Temperature Sensor	O	O	O	-	-	-	-
OPA	O	O	O	-	-	-	-
LPCOMP	O	O	O	O	O		
SysTick timer	O	O	O	-	-		
CRC	O	O	O	-	-	-	-
HDIV/SQRT	O	O	O	-	-	-	-
GPIOs	O	O	O	O	O	-	3 pins

注意:

1. Y: 是 (启用), O: 可选 (默认禁用, 软件启用), -: 无效。
2. 可以从 PD 唤醒的引脚有 PA0 (WKUP0)、PC13 (WKUP1)、PA2 (WKUP2)、NRST。

3.2.1 LPRUN 模式

在 LPRUN 模式下, 系统时钟源可以通过 RCC_LSCTRL.LPRUNCLKSEL 配置为 LSI 或 LSE; 锁相环关闭; 所有外设都是可配置的; 电压调节器在正常模式下工作。如果代码在 SRAM 中运行, 可以配置 PWR_CTRL4.LPRUNFLH 使 FLASH 进入深度待机模式。如果在 FLASH 上运行, 则无法配置。

进入 LPRUN 模式后, 用户无法配置 RCC_CFG.SCLKSW[2:0]来切换系统时钟。

3.2.1.1 进入 LPRUN 模式

进入 LPRUN 模式前, 用户需要开启 LSI 或 LSE, 并通过 RCC_LSCTRL.LPRUNCLKSEL 选择 LPRUN 模式下的系统时钟源, 然后配置 PWR_CTRL4.LPRUNEN=1, 用户可以配置 FLASH 进入深度待机模式根据需要。请注意, 在访问 PWR_CTRL4 寄存器之前, 需要一个写密钥来启用写保护。

3.2.1.2 退出 LPRUN 模式

软件设置 PWR_CTRL4.LPRUNEN=0 退出 LPRUN 模式, 用户可以根据需要关闭 LSI 或 LSE 并切换系统时钟。退出 LPRUN 模式后, FLASH 自动返回正常模式。

3.2.2 SLEEP 模式

CPU 停止, 包括 Cortex®-M0 内核周围的外设 (如 NVIC、SysTick 等) 在内的所有外设都可以运行并在发生中断或事件时唤醒 CPU。

3.2.2.1 进入 SLEEP 模式

通过在 SCB_SCR.SLEEPDEEP=0 时执行 WFI (等待中断) 或 WFE (等待事件) 指令进入 SLEEP 模式。根据 SCB_SCR.SLEEPONEXIT, 进入 SLEEP 模式有两个选项:

- SLEEP-NOW: 如果 SCB_SCR.SLEEPONEXIT=0, 则立即执行 WFI 或 WFE 指令, 系统立即进入睡眠模式。
- SLEEP-ON-EXIT: 如果 SCB_SCR.SLEEPONEXIT=1, 系统从最低优先级 ISR 退出时立即进入睡眠模式。

3.2.2.2 退出 SLEEP 模式

如果使用 WFI 指令进入 SLEEP 模式, 任何 NVIC 中断都可以将设备从 SLEEP 模式唤醒。

如果使用 WFE 指令进入 SLEEP 模式, MCU 将在事件发生时立即退出 SLEEP 模式。唤醒事件可以通过以

下方式生成:

- 在外设控制寄存器中启用中断而不是 NVIC，并启用 SCB_SCR.SEVONPEND。当 MCU 被 WFE 唤醒时，外围中断挂起位和外围 NVIC 中断通道挂起位（在 NVIC 中断清除挂起寄存器中）必须清零。
- 配置外部或内部 EXTI 事件模式。当 MCU 唤醒时，不需要清除外设中断挂起位和外设 NVIC 中断通道挂起位（在 NVIC 中断清除挂起寄存器中），因为没有设置事件线对应的挂起位。该模式提供最短的唤醒时间，因为没有时间花在中断进入或退出上。

3.2.3 STOP 模式

STOP 模式基于 Cortex®-M0 深度睡眠模式与外设时钟门控相结合。电压调节器在低功率模式下运行。输出电压可配置为 1.5V/1.2V。HSE/HSI/PLL 被禁用。LSE/LSI 可以配置为启用。所有 GPIO 状态、8KB SRAM 和所有寄存器保留。所有 IO、IWDG 和 PVD 均可用于唤醒 CPU。或者其他外设(RTC/LPUART/LPTIM/COMP)可以配置为唤醒。唤醒后，代码从挂起的地方开始。FLASH 处于深度睡眠模式。

3.2.3.1 进入 STOP 模式

进入 STOP 模式时，用户需要设置 SCB_SCR.SLEEPDEEP=1 和 PWR_CTRL.PDSTP=0。

如果正在进行 FLASH 操作，则进入 STOP 模式的时间将延迟到存储器访问完成。

如果正在访问 APB 区域，则进入 STOP 模式的时间将延迟到 APB 访问完成。

在 STOP 模式下，可以使用以下外设：

- 独立看门狗（IWDG）：一旦启动将一直工作，直到产生一个复位
- RTC 可选：可以通过 RCC_LSCTRL.RTCEN 启用。
- LPUART/LPTIM/COMP/PVD 外设可唤醒
- 内部 RC 振荡器（LSI RC）可选：可以通过 RCC_LSCTRL.LSIEN 开启。
- 外部 32.768kHz 晶振（LSE OSC）可选：可以通过 RCC_LSCTRL.LSEEN 开启。

进入 STOP 模式时应禁用 ADC，以避免不必要的功耗。

注意：如果应用程序需要在进入停止模式之前禁用外部时钟，则必须首先将系统时钟切换到 HSI，然后禁用 RCC_CTRL.HSEEN 位。否则，如果在进入停止模式时，RCC_CTRL.HSEEN 位保持使能，并且去掉外部时钟（外部振荡器），则必须启用时钟安全系统（CSS）功能，以检测任何外部振荡器故障，并避免进入停止模式时出现故障行为。

3.2.3.2 退出 STOP 模式

当中断或唤醒事件唤醒 STOP 模式时，选择 HSI RC 振荡器作为系统时钟，代码从挂起位置恢复。由于稳压器在 STOP 模式下处于低功耗模式，因此会消耗更多的启动时间。另外，用户可以在进入 STOP 前配置 PWR_CTRL4.FLASHWKUP = 1，以缩短 FLASH 的唤醒时间。

3.2.4 PD 模式

PD（Power Down）模式基于 Cortex®-M0 深度睡眠模式，可以实现更低的功耗。在此模式下，CPU、所有外设、稳压器、HSE/HSI/PLL/LSE/LSI 时钟源和所有数字电源都关闭。除 NRST/PA0/PC13/PA2 外，大部分 IO 口输出高阻态。

3.2.4.1 进入 PD 模式

当进入 PD 模式。设置 SCB_SCR.SLEEPDEEP = 1 和 PWR_CTRL.PDSTP = 1。

如果正在对 FLAH 进行操作时，则进入 PD 模式的时间将被延迟，直到完成内存访问。

如果对 APB 区域的访问正在进行，则进入 PD 模式的时间将被延迟，直到 APB 访问完成。

3.2.4.2 退出 PD 模式

当外部复位（NRST 引脚）、WKUP 引脚上升沿或下降沿事件发生时，MCU 退出 PD 模式。所有寄存器在从 PD 状态唤醒后都将复位。

从 PD 模式中唤醒后，代码执行等同于复位后的执行（boot 管脚被触发、读取复位向量等）。

3.3 Debug 模式

默认情况下，如果应用程序在使用调试特性时将 MCU 置于 SLEEP、STOP 或 PD 模式，则会丢失调试连接。这是由于 Cortex®-M0 内核失去了时钟。

但是，通过在 DBG_CTRL 寄存器中设置一些配置位，即使在使用 STOP 和 PD 模式时，也可以对软件进行调试。如果配置了这些寄存器位，电压调节器和 HSI 将不会被禁用或关闭。

注意：在 DEBUG PD 模式下，WKUP 引脚中，仅支持 WKUP0 (PA0) 引脚唤醒。

3.3.1 低功耗模式调试支持

在低功耗模式下调试时，确保内核的 FCLK 开启，为内核调试提供必要的时钟。用户可以根据具体操作在低功耗模式下调试 MCU（保证低功耗模式下 FCLK 的输出）。具体操作和功能请参考 3.4.9 章节对 DBG_CTRL.PD 和 DBG_CTRL.STOP 的描述。

3.3.2 外设调试支持

除了支持低功耗模式调试外，还支持部分外设处于调试状态下停止工作（TIM1、TIM3、TIM6、TIM8、LPTIM、I2C1、I2C2、IWDG、WWDG）。具体操作和特性请参考 3.4.9 章节对 DBG_CTRL 寄存器其他位域的描述。

3.4 PWR 寄存器

3.4.1 PWR 寄存器映射图

表 3-3 PWR 寄存器地址映像和复位值


Offset	Register	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0x00	PWR_CTRL	Reserved																						PDR	PLS[3:0]			PVDEN	CLRBGPDF	CLRWKUPF	PDSTP	Reserved	
	Reset value																							1	0	0	0	0	0	0	0		
0x04	PWR_CTRLSTS	Reserved										WKUPPOL	WKUP2EN	WKUPIEN	WKUP0EN	Reserved			PVDO	DBGPDF	WKUPF												
	Reset value											1	0	0	0				0	0	0												

Offset	Register	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0						
0x08	PWR_CTRL2	Reserved																						IWDGRSTEN	Reserved														
	Reset value																							1															
0x14	PWR_CTRL3	Reserved																						LSIEN	Reserved														
	Reset value																							0															
0x20	PWR_CTRL4	Reserved																						LPRUNSTS	LPRUNFLH	LPRUNEN	Reserved			STBFLH	FLHWKUP								
	Reset value																							0	1	0				0	0								
0x24	PWR_CTRL5	Reserved																						SLPMRSEL[1:0]			Reserved												
	Reset value																							0 1															
0x28	PWR_CTRL6	Reserved																						SLPMREN[1:0]			Reserved												
	Reset value																							0 0															
0x30	DBG_CTRL	Reserved																		TIM8STP	Reserved	TIM6STP	LPTIMSTP	I2C2TIMOUT	I2C1TIMOUT	Reserved	TIM3STP	Reserved	TIM1STP	WWDGSTP	IWDGSTP	Reserved			PD	STOP	Reserved		
	Reset value																			0		0	0	0	0		0		0	0	0				0	0			

3.4.2 电源控制寄存器 (PWR_CTRL)

偏移地址: 0x00

复位值: 0x0000 0200




位域	名称	描述
31:10	Reserved	保留, 必须保持复位值
9	PDR	调节 STOP 模式下 VDDD PDR 触发电平。 0: VDDD PDR 触发电平为 1.0V; 1: VDDD PDR 触发电平为 1.2V; 只有 VDDD POR/PDR 可以复位该位。

位域	名称	描述																																		
8:5	PLS[3:0]	<p>PVD 等级选择。</p> <p>PVD 阈值控制如下：</p> <table border="1"> <thead> <tr> <th>PWR_CTRL.PLS</th> <th>Voltage</th> </tr> </thead> <tbody> <tr><td>0000</td><td>1.8v</td></tr> <tr><td>0001</td><td>2.0v</td></tr> <tr><td>0010</td><td>2.2v</td></tr> <tr><td>0011</td><td>2.4v</td></tr> <tr><td>0100</td><td>2.6v</td></tr> <tr><td>0101</td><td>2.8v</td></tr> <tr><td>0110</td><td>3.0v</td></tr> <tr><td>0111</td><td>3.2v</td></tr> <tr><td>1000</td><td>3.4v</td></tr> <tr><td>1001</td><td>3.6v</td></tr> <tr><td>1010</td><td>3.8v</td></tr> <tr><td>1011</td><td>4.0v</td></tr> <tr><td>1100</td><td>4.2v</td></tr> <tr><td>1101</td><td>4.6v</td></tr> <tr><td>1110</td><td>4.8v</td></tr> <tr><td>1111</td><td>5.0v</td></tr> </tbody> </table>	PWR_CTRL.PLS	Voltage	0000	1.8v	0001	2.0v	0010	2.2v	0011	2.4v	0100	2.6v	0101	2.8v	0110	3.0v	0111	3.2v	1000	3.4v	1001	3.6v	1010	3.8v	1011	4.0v	1100	4.2v	1101	4.6v	1110	4.8v	1111	5.0v
PWR_CTRL.PLS	Voltage																																			
0000	1.8v																																			
0001	2.0v																																			
0010	2.2v																																			
0011	2.4v																																			
0100	2.6v																																			
0101	2.8v																																			
0110	3.0v																																			
0111	3.2v																																			
1000	3.4v																																			
1001	3.6v																																			
1010	3.8v																																			
1011	4.0v																																			
1100	4.2v																																			
1101	4.6v																																			
1110	4.8v																																			
1111	5.0v																																			
4	PVDEN	<p>PVD 使能控制.软件控制</p> <p>0: 禁止 PVD</p> <p>1: 使能 PVD</p>																																		
3	CLRDBGPDF	<p>清除 DBG_PD 模式标志。</p> <p>始终读为 0.</p> <p>0: 无效</p> <p>1: 清除 PWR_CTRLSTS.DBGPDF 标志位. (写)</p>																																		
2	CLRWKUPF	<p>清除唤醒标志。</p> <p>始终读为 0.</p> <p>0: 无效</p> <p>1: 两个系统时钟周期后清除 PWR_CTRLSTS.WKUPF 标志位. (写)</p>																																		
1	PDSTP	<p>进入 STOP/PD 模式选择。</p> <p>0: CPU 输出 DEEPSLEEP 为'1'，芯片进入 STOP 模式；</p> <p>1: CPU 输出 DEEPSLEEP 为'1'，芯片进入 PD 模式；</p>																																		
0	Reserved	保留，必须保持复位值																																		

3.4.3 电源控制状态寄存器 (PWR_CTRLSTS)

偏移地址：0x04

复位值：0x0000 0800




位域	名称	描述
31:12	Reserved	保留，必须保持复位值。
11	WKUPPOL	PA0/PA2/PC13 的唤醒极性。使用上升沿或下降沿唤醒 PD 模式。确保在更改极性值之前禁用唤醒启用。 0: 下降沿 1: 上升沿
10	WKUP2EN	启用 PA2_WKUP 引脚 软件可以设置和清除该位。 0: WKUP 引脚用于通用 I/O。WKUP 引脚上的事件不会将器件从 PD 模式唤醒。 1: WKUP 引脚用于从 PD 模式唤醒。 <i>注：该位仅由 VDDD POR/PDR 复位来复位。</i>
9	WKUP1EN	启用 PC13_WKUP 引脚 软件可以设置和清除该位。 0: WKUP 引脚用于通用 I/O。WKUP 引脚上的事件不会将器件从 PD 模式唤醒。 1: WKUP 引脚用于从 PD 模式唤醒。 <i>注：该位仅由 VDDD POR/PDR 复位来复位。</i>
8	WKUP0EN	启用 PA0_WKUP 引脚 软件可以设置和清除该位。 0: WKUP 引脚用于通用 I/O。WKUP 引脚上的事件不会将器件从 PD 模式唤醒。 1: WKUP 引脚用于从 PD 模式唤醒。 <i>注：该位仅由 VDDD POR/PDR 复位来复位。</i>
7:3	Reserved	保留，必须保持复位值。
2	PVDO	PVD 输出。 硬件将设置和清除该位。仅当 PWR_CTRL.PVDEN = 1 时才有效。 0: VDD/VDDA 高于使用 PWR_CTRL.PLS[3:0]选择的 PVD 阈值 1: VDD/VDDA 低于使用 PWR_CTRL.PLS[3:0]选择的 PVD 阈值
1	DBGPDF	DBGPD 模式状态位。 进入 DBGPD 模式时，硬件将该位设为'1'; 软件往 PWR_CTRL.CLRDBGPDF 写'1'时，硬件将该位清零； 只有 VDDD POR/PDR 可以复位该位。 0: 芯片不曾进入 DBGPD 模式 1: 芯片曾进入 DBGPD 模式

位域	名称	描述
0	WKUPF	DBGPD 模式唤醒状态位。 DBGPD 模式下，WKUP 管脚发生唤醒事件后，硬件将该位设为'1'; 软件往 PWR_CTRL.CLRWKUPF 写'1'时，硬件将该位清零； 只有 VDDD POR/PDR 可以复位该位。 0: WKUP 管脚不曾发生唤醒事件。 1: WKUP 管脚发生了唤醒事件。

3.4.4 电源控制寄存器 2 (PWR_CTRL2)

偏移地址: 0x08

复位值: 0x0000 0400




位域	名称	描述
31:11	Reserved	保留，必须保持复位值。
10	IWDGRSTEN	IWDG 复位使能控制。 0: IWDG 复位请求不会产生系统复位； 1: IWDG 复位请求会产生系统复位。
9:0	Reserved	保留，必须保持复位值。

3.4.5 电源控制寄存器 3 (PWR_CTRL3)

偏移地址: 0x14

复位值: 0x0000 037F




位域	名称	描述
31:8	Reserved	保留，必须保持复位值。
7	LSIEN	控制 PWR 使能 LSI。 0: 系统进入 STOP 模式后 PWR 继续请求 LSI 时钟 1: 进入 STOP 后，PWR 不再请求使能 LSI
6:0	Reserved	保留，必须保持复位值。

3.4.6 电源控制寄存器 4 (PWR_CTRL4)

偏移地址: 0x20

复位值: 0x0000 0020

该寄存器有写保护。软件每次对该寄存器进行写操作前, 必须先往该寄存器写入密钥 0x0175_3603(解锁).




位域	名称	描述
31:7	Reserved	保留, 必须保持复位值。
6	LPRUNSTS	LPRUN 模式进入状态。 该位由硬件设置和清除。 0: 系统退出 LPRUN 模式 1: 系统处于 LPRUN 模式
5	LPRUNFLH	LPRUN 模式下, Flash 功耗状态选择 0: 芯片进入 LPRUN 模式后, Flash 进入深度待机状态; 1: 芯片进入 LPRUN 模式后, Flash 保持在正常工作状态。
4	LPRUNEN	LPRUN 模式使能; 该位由软件置位和清零, 也可以在 STOP 和 PD 模式下由硬件清零。 0: 系统退出 LPRUN 模式 1: 系统进入 LPRUN 模式
3:2	Reserved	保留, 必须保持复位值。
1	STBFLH	FLASH 深度待机模式使能 (RUN, 可配置为 SLEEP 模式) 该位由软件置位和清零, 也可以在 STOP 和 PD 模式下由硬件清零。 0: FLASH 回到正常模式 1: FLASH 进入深度待机模式
0	FLHWKUP	使能 Flash 快速唤醒 0: 芯片从 STOP 模式退出时, 使用 Flash 正常唤醒 (唤醒时间~10us); 1: 芯片从 STOP 模式退出时, 使用 Flash 快速唤醒(唤醒时间~5us)。

3.4.7 电源控制寄存器 5 (PWR_CTRL5)

偏移地址: 0x24

复位值: 0x0000 0007




位域	名称	描述
31:4	Reserved	保留，必须保持复位值。
3:2	SLPMRSEL	芯片进入 STOP 模式后，VDDD 输出电压选择。配置该寄存器位前，软件必须先配置 PWR_CTRL6.SLPMREN = '11' 00: 保留 01: VDDD 输出电压为 1.5V 10: 保留 11: VDDD 输出电压为 1.2V 只有 VDDD POR/PDR 可以复位该位。
1:0	Reserved	保留，必须保持复位值。

3.4.8 电源控制寄存器 6 (PWR_CTRL6)

偏移地址：0x28

复位值：0x0000 0000



位域	名称	描述
31:4	Reserved	保留，必须保持复位值。
3:2	SLPMREN	VDDD 输出电压选择使能 00: 进入 STOP 模式后，VDDD 输出电压保持为 1.5V 01/10: 保留。 11: 进入 STOP 模式后，VDDD 输出电压受 PWR_CTRL5.SLPMRSEL 控制。 只有 VDDD POR/PDR 可以复位该位。
1:0	Reserved	保留，必须保持复位值。

3.4.9 调试控制寄存器 (DBG_CTRL)

偏移地址：0x30

复位值：0x0000 0000

只有 VDDD POR/PDR 可以复位该寄存器。只有连上 Debugger 后，软件才可以写访问该寄存器。

31				21				20		19		18		17		16															
Reserved										TIM8 STP	Reserved	TIM6 STP	LPTIM STP	I2C2 TIMOUT																	
															rw		3		rw		1		rw								
15		14		13		12		11		10		9		8		7		6		5		4		3		2		1		0	
I2C1 TIMOUT	Reserved			TIM3 STP	Reserved		TIM1 STP	WWDG STP	IWDG STP	Reserved						PD	STOP	SLEEP													
rw				rw				rw		rw		rw		rw		rw		rw		rw		rw		rw		rw		rw			

位域	名称	描述
31:21	Reserved	保留，必须保持复位值。
20	TIM8STP	当内核进入调试状态时 TIM8 停止工作。 软件置 1 或清零。 0：选中定时器的计数器仍然正常工作； 1：选中定时器的计数器停止工作。
19	Reserved	保留，必须保持复位值。
18	TIM6STP	当内核进入调试状态时 TIM6 停止工作。 软件置 1 或清零。 0：选中定时器的计数器仍然正常工作； 1：选中定时器的计数器停止工作。
17	LPTIMSTP	当内核进入调试状态时 LPTIM 停止工作。 软件置 1 或清零。 0：选中定时器的计数器仍然正常工作； 1：选中定时器的计数器停止工作。
16	I2C2TIMOUT	当内核停止时 I2C2 停止 SMBUS 超时模式。 软件置 1 或清零。 0：与正常模式操作相同； 1：冻结 SMBUS 的超时控制。
15	I2C1TIMOUT	当内核停止时 I2C1 停止 SMBUS 超时模式。 软件置 1 或清零。 0：与正常模式操作相同； 1：冻结 SMBUS 的超时控制。
14:13	Reserved	保留，必须保持复位值。
12	TIM3STP	当内核进入调试状态时 TIM3 停止工作。 软件置 1 或清零。 0：选中定时器的计数器仍然正常工作； 1：选中定时器的计数器停止工作。
11	Reserved	保留，必须保持复位值。
10	TIM1STP	当内核进入调试状态时 TIM1 停止工作。 软件置 1 或清零。 0：选中定时器的计数器仍然正常工作； 1：选中定时器的计数器停止工作。
9	WWDGSTP	当内核进入调试状态时调试窗口看门狗停止工作。 软件置 1 或清零。 0：窗口看门狗计数器仍然正常工作； 1：窗口看门狗计数器停止工作。

位域	名称	描述
8	IWDGSTP	<p>当内核进入调试状态时看门狗停止工作。</p> <p>软件置 1 或清零。</p> <p>0: 看门狗计数器仍然正常工作;</p> <p>1: 看门狗计数器停止工作。</p>
7:3	Reserved	保留, 必须保持复位值。
2	PD	<p>调试 PD 模式控制。</p> <p>软件置 1 或清零。</p> <p>0: (FCLK 关, HCLK 关) 系统进入 PD 模式, 整个数字电路部分都断电。从软件的观点看, 退出 PD 模式与上电复位是一样的。</p> <p>1: (FCLK 开, HCLK 开) 系统进入 PD 模式, 数字电路部分不下电, FCLK 时钟由内部 RC 振荡器提供时钟。另外, 微控制器通过产生系统复位来退出 DBGPD 模式, 和系统复位是一样的。</p>
1	STOP	<p>调试 STOP 模式。</p> <p>软件置 1 或清零。</p> <p>0: (FCLK 关, HCLK 关) 系统进入 STOP 模式, 时钟控制器禁止一切时钟 (包括 HCLK 和 FCLK)。当从 STOP 模式退出时, 时钟的配置和复位之后的配置一样 (微控制器由 8MHz 的内部 RC 振荡器 (HSI) 提供时钟)。因此, 软件必需重新配置时钟控制系统启动 PLL, 外部晶振等。</p> <p>1: (FCLK 开, HCLK 开) 系统进入 DBGSTOP 模式, FCLK 时钟由内部 RC 振荡器提供。当退出 DBGSTOP 模式时, 软件必需重新配置时钟系统启动 PLL, 外部晶振等 (与配置此比特位为 0 时的操作一样)。</p>
0	SLEEP	<p>调试 SLEEP 模式。</p> <p>软件置 1 或清零。</p> <p>0: (FCLK 开, HCLK 关) 在 SLEEP 模式时, FCLK 由原先已配置好的系统时钟提供, HCLK 则关闭。由于 SLEEP 模式不会复位已配置好的时钟系统, 因此从 SLEEP 模式退出时, 软件不需要重新配置时钟系统。</p> <p>1: (FCLK 开, HCLK 开) 在 DBG_LEEP 模式时, FCLK 和 HCLK 时钟都由原先配置好的系统时钟提供。</p>

4 复位和时钟控制(RCC)

4.1 复位控制单元

N32G031 支持以下两种复位方式：

- 电源复位
- 系统复位

4.1.1 电源复位

当以下事件中之一发生时，产生电源复位：

- 上电/掉电复位（POR/PDR 复位）
- 从 PD 掉电模式中返回

电源复位将复位所有寄存器。（见图 3-1 电源框图）

复位源将最终作用于 NRST 引脚，并在复位过程中保持低电平。复位入口矢量被固定在地址 0x0000_0004。更多细节，参阅表 6-1 向量表。

4.1.2 系统复位

除以下寄存器外，系统复位将复位所有寄存器至它们的复位状态。

- RCC_CTRL.HSEBP
- RCC_CTRLSTS
- RCC_EMCCTRL
- RCC_LSCTRL.LSEBP
- PWR_CTRL.STPPLSEN
- PWR_CTRL.PDR
- PWR_CTRL5
- PWR_CTRL6
- DBG_CTRL

发生以下事件之一时会产生系统复位：

- NRST 引脚上的低电平（外部复位）
- 窗口看门狗计数终止（WWDG 复位）
- 独立看门狗计数终止（IWDG 复位）
- 软件复位（SCLKSW 复位）
- 低功耗管理复位

- MMU 保护复位
- RAM 奇偶校验出错复位
- EMC 复位

可以通过检查控制/状态寄存器(RCC_CTRLSTS)中的复位标志来识别复位源。

4.1.2.1 软件复位

可以通过设置 Cortex®-M0 应用中断和复位控制寄存器中的 SYSRESETREQ 位来产生软件复位。有关详细信息，请参阅 Cortex®-M0 技术参考手册。

4.1.2.2 低功耗管理复位


可以通过以下方式产生低功耗管理复位：

- 在进入 PD 模式时产生低功耗管理复位：通过将用户选择字节中的 nRST_PD 位置 1 将使能该复位。这时，即使执行了进入 PD 模式的过程，系统将被复位而不是进入 PD 模式。
- 在进入 STOP 模式时产生低功耗管理复位：通过将用户选择字节中的 nRST_STOP 位置 1 将使能该复位。这时，即使执行了进入 STOP 模式的过程，系统将被复位而不是进入 STOP 模式。

提供给芯片的系统复位信号会在 NRST 引脚上输出。脉冲发生器保证每个复位源（外部或内部）的复位脉冲至少持续时间 20μs。对于外部复位，当 NRST 引脚置为低电平时会产生复位脉冲。

下图展示了复位电路：

图 4-1 复位电路



4.2 时钟控制单元

可以使用五种不同的时钟源来驱动系统时钟(SYSCLK)：

- HSI 振荡器时钟

- HSE 振荡器时钟
- PLL 时钟
- LSI 振荡器时钟
- LSE 振荡器时钟

有两种二级时钟源：

- 30KHz 低速内部 RC，可以用于驱动独立看门狗和通过程序选择驱动 RTC、LPTIMER 和 LPUART。用于从 STOP 模式下自动唤醒系统。
- 32.768KHz 低速外部晶体也可用来通过程序选择驱动 RTC、LPTIMER 和 LPUART。

每个时钟源可以在不被使用时独立打开或关闭，以此优化系统功耗。

多个预分频器可用于配置 AHB、高速 APB(APB2)和低速 APB(APB1)的频率。AHB、APB2 和 APB1 的最大频率为 48MHz。

除去以下情况，所有外设时钟都源于系统时钟(SYSCLK)：

- ADC 时钟由 AHB/PLL 时钟经分频后获得。
- LPUART 工作时钟可以来此以下六个源之一，软件可配置：
 - ◆ HSI 时钟
 - ◆ HSE 时钟
 - ◆ LSI 时钟
 - ◆ LSE 时钟
 - ◆ SYSCLK 系统时钟
 - ◆ APB1 时钟 (PCLK)
- LPTIMER 工作时钟可以来此以下六个源之一，软件可配置：
 - ◆ HSI 时钟
 - ◆ HSE 时钟
 - ◆ LSI 时钟
 - ◆ LSE 时钟
 - ◆ COMP_OUT
 - ◆ APB1 时钟 (PCLK)
- RTCCLK 时钟源可以由 HSE/128、LSE 或 LSI 时钟提供。
 - ◆ LSE 时钟：
 - ◆ LSI 时钟：
 - ◆ HSE 时钟 128 分频后时钟：
- IWDG 的时钟源为 LSI 振荡器。

- Flash 存储器编程接口时钟始终是 HSI 时钟

RCC 通过 AHB 时钟 (HCLK) 8 分频后作为 Cortex 系统定时器 (SysTick) 的外部时钟。通过对 SysTick 控制与状态寄存器的设置, 可选择上述时钟或 Cortex (HCLK) 时钟作为 SysTick 时钟。


定时器时钟频率分配由硬件按以下 2 种情况自动设置:

- 如果相应的 APB 预分频系数是 1, 定时器的时钟频率与所在 APB 总线频率一致。
- 否则, 定时器的时钟频率被设为与其相连的 APB 总线频率的 2 倍。

FCLK 是 Cortex[®]-M0 的自由运行时钟。详情见 ARM 的 Cortex[®]-M0 技术参考手册。

4.2.1 时钟树

图 4-2 时钟树



1. 系统时钟的最大频率为 48MHz。
2. 有关内部和外部时钟源特性的详细信息，请参阅产品数据手册中的“电气特性”部分。

4.2.2 HSE 时钟

高速外部时钟信号（HSE）可以由以下两个时钟源产生：


- HSE外部晶体/陶瓷谐振器

● HSE用户外部时钟(通过PF0管脚输入)

在 HSE 旁路模式和晶体模式下, RCC_CTRL.HSEEN 需要设置为 1, 如果 RCC_CTRL.HSEEN=0 会关闭 HSE。

为了减少时钟输出的失真和缩短启动稳定时间, 晶体/陶瓷谐振器和负载电容器必须尽可能地靠近振荡器引脚。负载电容值必须根据所选择的振荡器来调整。

图 4-3 HSE 时钟源



4.2.2.1 外部时钟源(HSE 旁路模式)

在这种模式下, 用户必须提供外部时钟源。它的频率最高可达 20MHz。用户可以通过设置 RCC_CTRL.HSEBP 和 RCC_CTRL.HSEEN 位来选择该模式。当 PF0 用作外部时钟信号(方波、正弦波或占空比为 50%的三角波)时, 必须连接到 OSC_IN 引脚, 而 OSC_OUT 引脚必须悬空(Hi-Z)。见图 4-3。

4.2.2.2 晶体/陶瓷谐振器(HSE 晶体模式)

4~20MHz 外部振荡器具有为系统产生更准确的主时钟的优势。相关的硬件配置如图 4-3 所示。更多详细信息, 请参阅数据手册的电气特性部分。

RCC_CTRL.HSERDF 位指示高速外部振荡器是否稳定。在启动时, 直到该位被硬件设置, 时钟才会被释放。如果在时钟中断寄存器(RCC_CLKINT)中使能对应位, 则可以产生中断。

通过设置 RCC_CTRL.HSEEN 位可以打开和关闭 HSE 时钟。

如用户需要在运行过程中改变 RCC_CTRL.HSEBP 的配置, 则应在使能 RCC_CTRL.HSEEN 之前配置。

4.2.3 HSI 时钟

HSI (高速内部) 时钟信号由内部 8MHz RC 振荡器产生, 可直接作为系统时钟或 PLL 输入。HSI RC 振荡器无需任何外部设备即可提供时钟源。它启动时间比 HSE 晶体振荡器更短。然而, 即使经过校准它的频率精度仍较差。

制造工艺决定了不同芯片的 RC 振荡器频率会不同, 这就是为什么每个芯片的 HSI 时钟频率在出厂前已经被校准到 1% (25°C) 的原因。

由于用户的应用场景会受到电压或温度变化的影响, 这也会影响 RC 振荡器的频率精度。用户可以使用 RCC_CTRL.HSITRIM[4:0]位调整 HSI 频率。

RCC_CTRL.HSIRDF 位指示 HSI RC 振荡器是否稳定。在启动时, 直到该位被硬件设置, HSI RC 输出时钟

才会被释放。可以通过设置 `RCC_CTRL.HSIEN` 位打开和关闭 HSI 时钟。

如果 HSE 晶振出现故障，HSI 时钟可以作为备用源。请参阅 4.2.8 时钟安全系统(CLKSS)。

4.2.4 PLL 时钟

内部 PLL 可用于倍频 HSI RC 输出时钟或 HSE 晶体输出时钟。参考图 4-4。PLL 的设置（选择 HSI 或 HSE 作为 PLL 的输入时钟，选择乘法器，选择预分频器和后分频器）必须在激活之前完成。一旦 PLL 被激活，这些参数就无法更改。可以使用 `RCC_CTRL` 和 `RCC_CFG` 寄存器中的控制位来配置 PLL。

在切换 PLL 的输入时钟源时，必须在配置好新的时钟源后（通过时钟配置寄存器位 `RCC_CFG.PLLSRC`）关闭原来的时钟源。

如果在时钟中断寄存器中使能了 PLL 中断，则可以在 PLL 就绪时产生中断请求。


输入频率 F_{IN} 范围为 4~20MHz。

PLL VCO(F_{OUT}) 频率范围要求 $48\text{MHz} \leq F_{IN} * M / N < 72\text{MHz}$ 。

系统频率由 PLL VCO 频率除以后分频因子得出，需要正确配置软件以避免 `SYSCCLK` 超过 48MHz。

此外，用户还可以配置 `RCC_CTRL.PLLBP` 来绕过 PLL 的分频和倍频功能。

图 4-4 HSE 时钟源



4.2.5 LSE 时钟

以下两个时钟源可生成低速外部时钟信号(LSE):

- LSE 晶体/陶瓷谐振器
- LSE 外部时钟(旁路)

4.2.5.1 LSE 晶体时钟源

在这种模式下，LSE 晶体是一个 32.768kHz 低速外部晶体/陶瓷谐振器。它为 RTC 或其他计时功能提供一个功耗低且精确的时钟源。

通过设置 `RCC_LSCTRL.LSEEN` 位可以打开和关闭 LSE 时钟。

`RCC_LSCTRL.LSERD` 位指示 LSE 时钟是否稳定。启动时，直到该位被硬件设置，LSE 输出时钟才会被释放。如果在时钟中断寄存器(`RCC_CLKINT`)中使能对应位，则可以产生中断。

4.2.5.2 LSE 外部时钟源

在这种模式下，可以提供频率高达 1MHz 的外部时钟源。用户可以通过设置 `RCC_LSCTRL.LSEBP` 和

RCC_LSCTRL.LSEEN 位来选择该模式。具有 50%占空比的外部时钟信号（方波、正弦波或三角波）必须连到 OSC32_IN 引脚，而 OSC32_OUT 引脚必须悬空（Hi-Z）。

4.2.6 LSI 时钟

LSIRC 可以在 STOP 模式下为 IWDG 和 AWU 提供时钟。LSI 时钟频率约为 30KHz。有关详细信息，请参阅数据表的电气特性部分。

可以使用 RCC_CTRLSTS.LSIEN 位打开或关闭 LSI 时钟。

RCC_CTRLSTS.LSIRD 位标志指示 LSI 时钟是否稳定。在启动时，时钟不会被释放，直到该位被硬件设置。如果在时钟中断寄存器 (RCC_CLKINT) 中使能，则可以产生中断。

4.2.7 系统时钟(SYSCLK)选择

系统复位后，选择 HSI 振荡器作为系统时钟。当时钟源直接或通过 PLL 间接用作系统时钟时，HSI 无法被停止。

仅当目标时钟源准备好（在启动延迟或 PLL 锁定之后）时，才能从一个时钟源切换到另一个时钟源。当所选时钟源未准备好时，不会发生系统时钟的切换。

RCC_CFG.SCLKSW[1:0]用于选择系统时钟源。RCC_CTRL 和 RCC_LSCTRL 中的状态位指示哪个时钟已准备就绪，RCC_CFG 指示当前使用哪个时钟作为系统时钟。

4.2.8 时钟安全系统(CLKSS)

时钟安全系统可以通过软件通过设置 RCC_CTRL.CLKSSSEN 位来激活。一旦被激活，时钟检测器在 HSE 振荡器的启动延时后被启用，并在 HSE 时钟关闭时被禁用。

如果 HSE 时钟出现故障，HSE 振荡器将自动关闭，时钟失效事件将发送到高级定时器（TIM1/TIM8）的刹车输入，并产生时钟安全系统中断 CLKSSIF，允许软件执行营救措施。CLKSSIF 中断连接到 Cortex®-M0 的 NMI（不可屏蔽）中断。

一旦 CSS 被激活并且 HSE 时钟出现故障，就会产生 CSS 中断并自动产生 NMI。NMI 将连续执行，直到 CSS 中断挂起位被清除。因此，需要通过在 NMI 处理程序中设置 RCC_CLKINT.CLKSSICLR 位来清除 CSS 中断。

如果 HSE 振荡器直接或间接用作系统时钟（间接的意思是：HSE 用作 PLL 输入时钟，PLL 时钟用作系统时钟），时钟失效会导致系统时钟切换到 HSI 振荡器，并且外部 HSE 振荡器被禁用。如果选择 HSE 时钟（分频或不分频）作为 PLL 输入时钟，那么当 HSE 时钟故障时，PLL 将被关闭。

4.2.9 RTC 时钟

通过设置低速时钟控制寄存器 (RCC_LSCTRL) 里的 RTCSEL[1:0]位，RTCCLK 时钟可以由 HSE/128、LSE 或 LSI 时钟提供。

4.2.10 看门狗时钟

如果 IWDG 由硬件选项或软件启动，LSI 振荡器将被强制开启并且不能被禁用。LSI 振荡器稳定后，时钟被提供给 IWDG。

4.2.11 LPUART 时钟

正常工作模式下 LPUART 时钟支持 HSI, HSE, LSI, LSE, SYS_CLK 和 LPUART_PCLK 六种时钟源。低功耗模式下由于 HSI, HSE, SYSCLK, PCLK 会关闭, 所以软件应在进入低功耗模式前将 LPUART 时钟切换至 LSI 或 LSE。

4.2.12 LPTIME 时钟

正常工作模式下 LPTIME 时钟支持 HSI, HSE, LSI, LSE, PCLK1 和 COMP_OUT 六种时钟源。低功耗模式下由于 HSI, HSE, PCLK 会关闭, 所以软件应在进入低功耗模式前将 LPTIMER 时钟切换至 LSI, LSE 或 COMP_OUT。

HSI, HSE, LSI, LSE, PCLK1 之间互相切换无毛刺, 软件要确保两个时钟都是打开的状态下才进行切换。

从 HSI, HSE, LSI, LSE, PCLK1 切换到 COMP_OUT 时, 需要软件配合:

1. 切换前请确保时钟已开启
2. 设置 COMP_CTRL.EN = 0, 确保 COMP 关闭
3. 设置 RCC_APB1PCLKEN.LPTIMEN = 1, 开启 LPTIM
4. 设置 RCC_CFG2.LPTIMSEL = 5, 选择 COMP_OUT 作为时钟源
5. 设置 COMP_CTRL.EN = 1, 开启 COMP

4.2.13 时钟输出(MCO)

微控制器时钟输出(MCO)功能允许将时钟信号输出到外部 MCO 引脚。

对应的 GPIO 口寄存器必须配置为对应的功能。可以选择以下 6 个时钟信号作为 MCO 时钟:

- SYSCLK
- HSI
- HSE
- LSI
- LSE
- PLL 时钟分频

时钟选择由 RCC_CFG.MCO[2:0]位控制。

4.3 RCC 寄存器

RCC 寄存器可通过 AHB 总线访问, 寄存器说明如下。

4.3.1 寄存器总览

表 4-1 RCC 寄存器总览

Offset	Register	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0				
000h	RCC_CTRL	Reserved								PLLDF	PLLEN	PLLOUTEN	PLLBP	Reserved								HSITRIM[4:0]				Reserved	HSIRDF	HSIEN									
	Reset Value	0								0	0	1	0	0								1				0	0	0	0	0	0	0	1	1			
004h	RCC_CFG	MCORES [3:0]			MCO [2:0]			PLLSRC	PLLOUTDIV [1:0]			PLLPRE [1:0]		PLLMULFCT [3:0]			SCLKSTS2		APB2PRES [2:0]		APB1PRES [2:0]		AHBPRES [3:0]			SCLKSTS		SCLKSW [2:0]									
	Reset Value	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0					
008h	RCC_CLKINT	Reserved								CLKSSICLR		Reserved		PERRCLR	PLLRDICLR	HSERDICLR	HSIRDICLR	LSERDICLR	LSIRDICLR	Reserved		RAMCERRRST	RAMCERRIEN	PLLRIEN	HSIRDIEN	HSIRDIEN	LSEIRDIEN	LSIRDIEN	CLKSSIF	Reserved		RAMCPHF	PLLRDIF	HSERDIF	HSIRDIF	LSEIRDIF	LSIRDIF
	Reset Value	0								0		0		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
00Ch	RCC_APB2PRST	Reserved																USART1RST	TIM8RST	TIM1RST	Reserved		SP12RST	SP11RST	Reserved		IOPFRST	Reserved		IOPCRST	IOPBRST	IOPARST	Reserved		AHFORST		
	Reset Value	0																0	0	0	0		0	0	0		0	0		0	0	0	0	0	0	0	0
010h	RCC_APB1PRST	Reserved		PWRRST	Reserved						I2C2RST	I2C1RST	Reserved		LPUART1RST	USART2RST	Reserved				WWDGRST	Reserved				BEEPRST	TIM6RST	LPTIMRST	Reserved		TIM3RST	Reserved					
	Reset Value	0		0	0						0	0	0		0	0	0				0	0				0	0	0	0	0	0	0	0	0			
014h	RCC_AHBPCLEN	Reserved														ADCEN		Reserved								HDIVEN	CRGEN	HSQRTEN	FLITFEN	Reserved		SRAMEN	Reserved		DMAEN		
	Reset Value	0														0		0								0	0	0	0	1	0		1	0		0	
018h	RCC_APB2PCLEN	Reserved														USARTIEN	TIM8EN	TIMIEN	Reserved		SP12EN	SP11EN	Reserved		IOPEN	Reserved				IOPEN	IOPEN	IOPEN	IOPEN	IOPEN	Reserved		APIOEN
	Reset Value	0														0	0	0	0		0	0	0		0	0				0	0	0	0	0	0	0	0
01Ch	RCC_APB1PCLEN	OPAEN	Reserved		PWREN	Reserved						I2C2EN	I2C1EN	Reserved		LPUARTEN	USART2EN	Reserved				WWDGEN	Reserved		COMP1LEN	COMP2LEN	Reserved		BEEPEN	TIM6EN	LPTIMEN	LPTIMPCLEN	TIM3EN	Reserved			
	Reset Value	0	0		0	0						0	0	0		0	0	0				0	0		0	0	0		0	0	0	0	0	0	0		
020h	RCC_LSCTRL	Reserved																LPRUNCLKSEL		RTCEN	RTCSEL [1:0]		LSEBYP	LSELD	LSEEN	LSIRD	LSIEN										
	Reset Value	0																0		0	0		0	0	0	0	0	0	0								
024h	RCC_CTRLSTS	Reserved																EMCCLPRSTF	EMCGBRSTF	EMCGBNRSTF	LPWRRSTF	WWDGRSTF	IWDGRSTF	SFTRSTF	PORESTF	PINRSTF	MMURSTF	RAMRSTF	RMIRSTF								
	Reset Value	0																0	0	0	0	0	0	0	0	0	0	0	0	0	0	0					
028h	RCC_AHBPRST	Reserved														ADCRST		Reserved				HDIVRST	Reserved		HSQTRST	Reserved											
	Reset Value	0														0		0				0	0		0	0											
02Ch	RCC_CFG2	TIMC	Reserved		LPUARTSEL	Reset	LPTIMSEL		Reserved			ADC1MPRES		ADC		Reset	ADCPLLPRES		ADCHPRES																		

			[2:0]	[2:0]		[4:0]		[4:0]	[3:0]																				
	Reset Value	0	0 0 0	0 0 0		0 0 1 1 1 0		0 0 0 0 0 0	0 0 0 0																				
030h	RCC_EMCCTRL	Reserved			GBRST3	GBRST2	GBRST1	GBRST0	GBNRST3	GBNRST2	GBNRST1	GBNRST0	CLPRST3	CLPRST2	CLPRST1	CLPRST0	GBDET3	GBDET2	GBDET1	GBDET0	GBNDET3	GBNDET2	GBNDET1	GBNDET0	CLPDET3	CLPDET2	CLPDET1	CLPDET0	
	Reset Value		0 0 0	0 0 0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

4.3.2 时钟控制寄存器(RCC_CTRL)

偏移地址: 0x00

复位值: 0x0080 0083

31	Reserved				26	25	24	23	22	21	20	19	18	17	16
		PLLRDF	PLEN	PLLOUTEN	PLLBP	Reserved			CLKSSEN	HSEBP	HSERDF	HSEEN			
		r	rw	rw	rw				rw	rw	r	rw			
15	Reserved				HSITRIM[4:0]				Reserved		HSIRDF	HSIEN			


位域	名称	描述
31:26	Reserved	保留, 必须保持复位值
25	PLLRDF	PLL 时钟就绪标志位 PLL 时钟就绪后由硬件置位。 0:PLL 未就绪 1:PLL 已就绪
24	PLEN	PLL 使能位 由软件置位和清零。进入 LPRUN、STOP 或 PD 模式时, 由硬件清零。当 PLL 用作系统时钟时, 该位不能清零。 0: 禁用 PLL 1: 使能 PLL
23	PLLOUTEN	PLL 时钟输出使能位。 0:锁相环时钟输出被禁用 1:锁相环时钟输出已启用
22	PLLBP	PLL 旁路模式 0: Fout = Fin*M/N (PLL VCO 频率) 1: Fout = Fin (旁路输出)
21:20	Reserved	保留, 必须保持复位值
19	CLKSSEN	时钟安全系统使能位 由软件置位和清零。 0: 禁用时钟检测器 1: 如果 HSE 振荡器就绪, 则使能时钟检测器
18	HSEBP	外部高速时钟旁路使能位 由软件置位和清零。该位只能在 HSE 振荡器被禁止时写入。 0: 禁止 HSE 振荡器的旁路功能 1: 使能 HSE 振荡器的旁路功能
17	HSERDF	外部高速时钟就绪标志位

位域	名称	描述
		HSE 就绪后由硬件置位。该位在 HSEEN 位清零后 6 个 HSE 时钟周期来清零。 0: HSE 未就绪 1: HSE 就绪
16	HSEEN	外部高速时钟使能位 由软件置位和清零。进入 LPRUN、STOP 或 PD 模式时，由硬件清零。当 HSE 直接或间接用作系统时钟时，该位不能被清零。 0: 禁止 HSE 振荡器 1: 使能 HSE 振荡器
15:8	HSICAL[7:0]	内部高速时钟校准值 这些位在上电启动时自动初始化。
7:3	HSITRIM[4:0]	内部高速时钟修正值，由软件写入，用以校准内部 HSI RC 振荡器的频率。 细调：当前值 + (HSI 实测频率 - 目标频率 8M) / (8M * 0.33%) 取整； 默认数值为 16，可以把 HSI 调整到 8MHz ± 0.3%。根据应用需要以获得更高的精度；
2	Reserved	保留，必须保持复位值
1	HSIRDF	内部高速时钟就绪标志位 HSI 就绪后由硬件置位。HSIEN 位清零后，该位需要 6 个内部 8MHz 振荡器时钟周期才能清零。 0: HSI 未就绪 1: HSI 就绪
0	HSIEN	内部高速时钟使能 由软件置位和清零。当 HSI 用作系统时钟时，该位不能清零。当从 LPRUN、STOP 或 PD 模式返回或发生 HSE 故障时，由硬件置位以启用 HSI 振荡器。如果 HSI 直接或间接用作系统时钟，则该位不能复位。 0: 禁止 HSI 振荡器 1: 使能 HSI 振荡器

4.3.3 时钟配置寄存器(RCC_CFG)

偏移地址：0x04

复位值：0x2000 0000



位域	名称	描述
31:28	MCOPRES[3:0]	MCO 预分频。 软件设置或清零。 0010: 由 PLL 时钟 2 分频作为 MCO 时钟 0011: 由 PLL 时钟 3 分频作为 MCO 时钟

位域	名称	描述
		0100: 由 PLL 时钟 4 分频作为 MCO 时钟 0101: 由 PLL 时钟 5 分频作为 MCO 时钟 0110: 由 PLL 时钟 6 分频作为 MCO 时钟 0111: 由 PLL 时钟 7 分频作为 MCO 时钟 1000: 由 PLL 时钟 8 分频作为 MCO 时钟 1001: 由 PLL 时钟 9 分频作为 MCO 时钟 1010: 由 PLL 时钟 10 分频作为 MCO 时钟 1011: 由 PLL 时钟 11 分频作为 MCO 时钟 1100: 由 PLL 时钟 12 分频作为 MCO 时钟 1101: 由 PLL 时钟 13 分频作为 MCO 时钟 1110: 由 PLL 时钟 14 分频作为 MCO 时钟 1111: 由 PLL 时钟 15 分频作为 MCO 时钟 其它值: 不允许设置
27:25	MCO[2:0]	MCU 时钟输出 通过软件置 1 和清除。 000:没有时钟 001:LSI 时钟 010:LSE 时钟 011:系统时钟(SYSCLK) 100: HSI 时钟 101:HSE 时钟 110:PLL 分频后时钟 注意: 该时钟输出在启动和切换 MCO 时钟源时可能会被截断。 在系统时钟作为输出至 MCO 引脚时, 应保证输出时钟频率不超过 I/O 口最高频率 (I/O 口最高频率详情见数据手册)。
24	PLLSRC	PLL 时钟源。 软件置 1 或清零, 仅在 PLL 关闭时才能写入此位。 0: HSI 时钟作为 PLL 输入时钟 1: HSE 时钟作为 PLL 输入时钟
23:22	PLLOUTDIV[1:0]	PLL 输出时钟分频值。 通过软件设置和清除。 00:不分频 01:除以 2 10:除以 3 11:除以 4
21:20	PLLPRE[1:0]	PLL 预分频器, $4\text{MHz} \leq \text{FIN}/N \leq 20\text{MHz}$ 仅在 PLL 关闭时才能写入此位 00:锁相环输入时钟除以 1 01:锁相环输入时钟除以 2 10:锁相环输入时钟除以 3 11:锁相环输入时钟除以 4
19:16	PLLMULFCT[3:0]	PLL 倍频系数, 实际的 PLL M 值应该是这个寄存器值+偏移量 3, $M =$

位域	名称	描述
		PLLMULFCT + 3。 仅在 PLL 关闭时才能写入此位 $PLL\ FOUT = FIN * M / N$ 0: M = 3 1: M = 4 2: M = 5 15: M = 18
15:14	SCLKSTS2[1:0]	配合 SCLKSTS 位使用
13:11	APB2PRES[2:0]	高速 APB (APB2) 预分频。 软件设置或清零, 配置 APB2 时钟 PCLK2 的预分频系数。必须保证 APB2 的时钟频率不超过 48MHz。 0xx: HCLK 不分频 100: HCLK 2 分频 101: HCLK 4 分频 110: HCLK 8 分频 111: HCLK 16 分频
10:8	APB1PRES[2:0]	低速 APB (APB1) 预分频。 软件设置或清零, 配置 APB1 时钟 PCLK1 的预分频系数。必须保证 APB1 的时钟频率不超过 48MHz。 0xx: HCLK 不分频 100: HCLK 2 分频 101: HCLK 4 分频 110: HCLK 8 分频 111: HCLK 16 分频
7:4	AHBPRES[3:0]	AHB 预分频。 软件设置或清零, 配置 AHB 时钟 HCLK 的预分频系数。 0xxx: SYSCLK 不分频 1000: SYSCLK 2 分频 1001: SYSCLK 4 分频 1010: SYSCLK 8 分频 1011: SYSCLK 16 分频 1100: SYSCLK 64 分频 1101: SYSCLK 128 分频 1110: SYSCLK 256 分频 1110: SYSCLK 512 分频
3	SCLKSTS	系统时钟切换状态, 结合 SCLKSTS2 位一起使用 由硬件设置和清除, 以指示使用哪个时钟源作为系统时钟。 000: HSI 振荡器用作系统时钟 001: HSE 振荡器用作系统时钟 010: PLL 用作系统时钟 011: LSE 用作系统时钟 100: LSI 用作系统时钟

位域	名称	描述
2:0	SCLKSW[2:0]	系统时钟开关 设置并清除软件，选择 SYSCLK 源。 当退出 STOP 模式或 HSE 振荡器发生故障且 CLKSSSEN 使能时，由硬件设置以强制选择 HSI。 000: HSI 被选为系统时钟 001: HSE 被选为系统时钟 010: PLL 被选为系统时钟 011: LSE 被选为系统时钟 100: LSI 被选为系统时钟

4.3.4 时钟中断寄存器 (RCC_CLKINT)

偏移地址: 0x08

复位值: 0x0000 0000

31				24				23	22	21	20	19	18	17	16
Reserved								CLKSSI CLR	Reserved	PERR CLR	PLLRDI CLR	HSERDI CLR	HSIRDI CLR	LSERDI CLR	LSIRDI CLR
				w				w	w	w	w	w	w	w	w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	RAMC ERRRST	RAMC ERRIEN	PLLRDI EN	HSERDI EN	HSIRDI EN	LSERDI EN	LSIRDI EN	CLKSSIF	Reserved	RAMCPIF	PLLRDIF	HSERDIF	HSIRDIF	LSERDIF	LSIRDIF
	rw	rw	rw	rw	rw	rw	rw	r		r	r	r	r	r	r

位域	名称	描述
31:24	Reserved	保留，必须保持复位值。
23	CLKSSICLR	时钟安全系统中断清除位。 软件置 1 来清除 CLKSSIF 标志位。 0: 无作用 1: 清除 CLKSSIF 中断标志位
22	Reserved	保留，必须保持复位值。
21	PERRCLR	PERRCLR: PERR 中断清除。 这个位是由软件设置来清除 PERRF 的。 0: 不影响。 1: PERRF 清除
20	PLLRDICLR	PLL 就绪中断清除位。 软件置 1 来清除 PLLRDIF 标志位。 0: 无作用 1: 清除 PLLRDIF 中断标志位
19	HSERDICLR	HSE 就绪中断清除位。 软件置 1 来清除 HSERDIF 标志位。 0: 无使用 1: 清除 HSERDIF 中断标志位
18	HSIRDICLR	HSI 就绪中断清除位。 软件置 1 来清除 HSIRDIF 标志位。 0: 无使用


位域	名称	描述
		1: 清除 HSIRDIF 中断标志位
17	LSERDICLR	LSE 就绪中断清除位。 软件置 1 来清除 LSERDIF 标志位。 0: 无使用 1: 清除 LSERDIF 中断标志位
16	LSIRDICLR	LSI 就绪中断清除位。 软件置 1 来清除 LSIRDIF 标志位。 0: 无使用 1: 清除 LSIRDIF 中断标志位
15	Reserved	保留, 必须保持复位值。
14	RAMCERRRST	RAMC 奇偶校验错误复位启用 1:当 RAMC 检测到奇偶校验错误时可以生成重置 0:当 RAMC 检测到奇偶校验错误时, 重置未生成
13	RAMCERRIEN	启用 RAMC 奇偶校验错误中断 1:当 RAMC 检测到奇偶校验错误时可以产生中断 0:当 RAMC 检测到奇偶校验错误时没有产生中断
12	PLLRDIEN	PLL 就绪中断使能位。 软件置 1 或清零, 以使能或关闭 PLL 就绪中断。 0: 关闭 PLL 就绪中断 1: 使能 PLL 就绪中断
11	HSERDIEN	HSE 就绪中断使能位。 软件置 1 或清零, 以使能或关闭 HSE 就绪中断。 0: 关闭 HSE 就绪中断 1: 使能 HSE 就绪中断
10	HSIRDIEN	HSI 就绪中断使能位。 软件置 1 或清零, 以使能或关闭 HSI 就绪中断。 0: 关闭 HSI 就绪中断 1: 使能 HSI 就绪中断
9	LSERDIEN	LSE 就绪中断使能位。 软件置 1 或清零, 以使能或关闭 LSE 就绪中断。 0: 关闭 LSE 就绪中断 1: 使能 LSE 就绪中断
8	LSIRDIEN	LSI 就绪中断使能位。 软件置 1 或清零, 以使能或关闭 LSI 就绪中断。 0: 关闭 LSI 就绪中断 1: 使能 LSI 就绪中断
7	CLKSSIF	时钟安全系统中断标志位。 在外部 HSE 振荡器出现问题时, 硬件将置 1。 0: 没有 HSE 时钟错误引起的时钟安全系统中断 1: HSE 时钟错误引起了时钟安全系统中断
6	Reserved	保留, 必须保持复位值。
5	RAMCPIF	RAMC 奇偶中断状态。由硬件设置, 由软件设置清除 PERRCLR 1:发生 RAMC 奇偶校验错误

位域	名称	描述
		0:没有发生 RAMC 奇偶校验错误
4	PLLRDIF	PLL 就绪中断标志位。 当 PLLRDIEN 被置 1 且 PLL 时钟就绪时，硬件会将此位置 1。 此位由软件对 PLLRDICLR 位置 1 来清零。 0: 无 PLL 上锁产生的时钟就绪中断 1: PLL 上锁产生了时钟就绪中断
3	HSERDIF	HSE 就绪中断标志位。 当 HSERDIEN 被置 1 且外部高速时钟就绪时，硬件会将此位置 1。 此位由软件对 HSERDICLR 位置 1 来清零。 0: 无 HSE 振荡器产生的时钟就绪中断 1: HSE 振荡器产生了时钟就绪中断
2	HSIRDIF	HSI 就绪中断标志位。 当 HSIRDIEN 被置 1 且内部高速时钟就绪时，硬件会将此位置 1。 此位由软件对 HSERDICLR 位置 1 来清零。 0: 无 HSI 振荡器产生的时钟就绪中断 1: HSI 振荡器产生了时钟就绪中断
1	LSERDIF	LSE 就绪中断标志位。 当 LSERDIEN 被置 1 且外部低速时钟就绪时，硬件会将此位置 1。 此位由软件对 LSERDICLR 位置 1 来清零。 0: 无 LSE 振荡器产生的时钟就绪中断 1: LSE 振荡器产生了时钟就绪中断
0	LSIRDIF	LSI 就绪中断标志位。 当 LSIRDIEN 被置 1 且内部低速时钟就绪时，硬件会将此位置 1。 此位由软件对 LSIRDICLR 位置 1 来清零。 0: 无 LSI 振荡器产生的时钟就绪中断 1: LSI 振荡器产生了时钟就绪中断

4.3.5 APB2 外设复位寄存器 (RCC_APB2PRST)

偏移地址: 0x0c

复位值: 0x0000 0000



位域	名称	描述
31:15	Reserved	保留，必须保持复位值。
14	USART1RST	USART1 复位。 软件置 1 或清零。 0: 清除复位

位域	名称	描述
		1: 复位 USART1
13	TIM8RST	TIM8 定时器复位。 软件置 1 或清零。 0: 清除复位 1: 复位 TIM8
12	TIM1RST	TIM1 定时器复位。 软件置 1 或清零。 0: 清除复位 1: 复位 TIM1
11	Reserved	保留, 必须保持复位值。
10	SPI2RST	SPI2 复位 通过软件置 1 和清除。 0:清除复位 1:复位 SPI2
9	SPI1RST	SPI1 复位 通过软件置 1 和清除。 0:清除复位 1:复位 SPI1
8	Reserved	保留, 必须保持复位值。
7	IOPFRST	GPIO 端口 F 复位。 软件置 1 或清零。 0: 清除复位 1: 复位 GPIO 端口 F
6:5	Reserved	保留, 必须保持复位值。
4	IOPCRST	GPIO 端口 C 复位。 软件置 1 或清零。 0: 清除复位 1: 复位 GPIO 端口 C
3	IOPBRST	GPIO 端口 B 复位。 软件置 1 或清零。 0: 清除复位 1: 复位 GPIO 端口 B
2	IOPARST	GPIO 端口 A 复位。 软件置 1 或清零。 0: 清除复位 1: 复位 GPIO 端口 A
1	Reserved	保留, 必须保持复位值。
0	AFIORST	复用功能 IO 复位。 软件置 1 或清零。 0: 清除复位 1: 复位复用功能 IO

4.3.6 APB1 外设复位寄存器 (RCC_APB1PRST)

偏移地址: 0x10

复位值: 0x0000 0000

31	29	28	27	23	22	21	20	19	18	17	16
Reserved		PWRRST	Reserved		I2C2RST	I2C1RST	Reserved		LPUARTRST	USART2RST	Reserved
rw		rw		rw		rw		rw		rw	
15	12	11	10	6	5	4	3	2	1	0	
Reserved		WWDGRST	Reserved		BEEPRST	TIM6RST	LPTIMRST	Reserved	TIM3RST	Reserved	
rw		rw		rw		rw		rw		rw	


位域	名称	描述
31:29	Reserved	保留, 必须保持复位值。
28	PWRRST	PWR 复位。 软件置 1 或清零。 0: 清除复位 1: 复位 PWR
27:23	Reserved	保留, 必须保持复位值。
22	I2C2RST	I2C2 复位。 软件置 1 或清零。 0: 清除复位 1: 复位 I2C2
21	I2C1RST	I2C1 复位。 软件置 1 或清零。 0: 清除复位 1: 复位 I2C1
20:19	Reserved	保留, 必须保持复位值。
18	LPUARTRST	LPUART 复位。 软件置 1 或清零。 0: 清除复位 1: 复位 LPUART
17	USART2RST	USART2 复位。 软件置 1 或清零。 0: 清除复位 1: 复位 USART2
16:12	Reserved	保留, 必须保持复位值。
11	WWDGRST	窗口看门狗复位。 软件置 1 或清零。 0: 清除复位 1: 复位窗口看门狗
10:6	Reserved	保留, 必须保持复位值。
5	BEEPRST	蜂鸣器复位。 软件置 1 或清零。

位域	名称	描述
		0: 清除复位 1: 复位蜂鸣器
4	TIM6RST	TIM6 定时器复位。 软件置 1 或清零。 0: 清除复位 1: 复位 TIM6 定时器
3	LPTIMRST	LPTIM 定时器复位。 软件置 1 或清零。 0: 清除复位 1: 复位 LPTIM 定时器
2	Reserved	保留, 必须保持复位值。
1	TIM3RST	TIM3 定时器复位。 软件置 1 或清零。 0: 清除复位 1: 复位 TIM3 定时器
0	Reserved	保留, 必须保持复位值。

4.3.7 AHB 外设时钟使能寄存器 (RCC_AHBPCLEN)

偏移地址: 0x14

复位值: 0x0000 0014




位域	名称	描述
31:13	Reserved	保留, 必须保持复位值。
12	ADCEN	ADC 时钟使能。 软件置 1 或清零。 0: 关闭 ADC 时钟 1: 使能 ADC 时钟
11:8	Reserved	保留, 必须保持复位值。
7	HDIVEN	HDIV 时钟使能 软件置 1 和清除。 0: HDIV 时钟禁用 1: 启用 HDIV 时钟
6	CRCEN	CRC 时钟使能。 软件置 1 或清零。 0: 关闭 CRC 时钟 1: 使能 CRC 时钟

位域	名称	描述
5	HSQRTEN	HSQRT 时钟使能 软件置 1 和清除。 0: HSQRT 时钟禁用 1: HSQRT 时钟启用
4	FLITFEN	闪存接口电路时钟使能。 软件置 1 或清零。 0: 关闭睡眠模式时闪存接口电路时钟 1: 使能睡眠模式时闪存接口电路时钟
3	Reserved	保留, 必须保持复位值。
2	SRAMEN	SRAM 时钟使能。 软件置 1 或清零。 0: 关闭睡眠模式时 SRAM 时钟 1: 使能睡眠模式时 SRAM 时钟
1	Reserved	保留, 必须保持复位值。
0	DMAEN	DMA 时钟使能。 软件置 1 或清零。 0: 关闭 DMA 时钟 1: 使能 DMA 时钟

4.3.8 APB2 外设时钟使能寄存器 (RCC_APB2PCLKEN)

偏移地址: 0x18

复位值: 0x0000 0000



位域	名称	描述
31:15	Reserved	保留, 必须保持复位值。
14	USART1EN	USART1 时钟使能。 软件置 1 或清零。 0: 关闭 USART1 时钟 1: 使能 USART1 时钟
13	TIM8EN	TIM8 定时器时钟使能。 软件置 1 或清零。 0: 关闭 TIM8 定时器时钟 1: 使能 TIM8 定时器时钟
12	TIM1EN	TIM1 定时器时钟使能。 软件置 1 或清零。 0: 关闭 TIM1 定时器时钟

位域	名称	描述
		1: 使能 TIM1 定时器时钟
11	Reserved	保留, 必须保持复位值。
10	SPI2EN	SPI2 时钟使能。 软件置 1 或清零。 0: 关闭 SPI2 时钟 1: 使能 SPI2 时钟
9	SPI1EN	SPI1 时钟使能。 软件置 1 或清零。 0: 关闭 SPI1 时钟 1: 使能 SPI1 时钟
8	Reserved	保留, 必须保持复位值。
7	IOPFEN	GPIO 端口 F 时钟使能。 软件置 1 或清零。 0: 关闭 GPIO 端口 F 的时钟 1: 使能 GPIO 端口 F 的时钟
6:5	Reserved	保留, 必须保持复位值。
4	IOPCEN	GPIO 端口 C 时钟使能。 软件置 1 或清零。 0: 关闭 GPIO 端口 C 的时钟 1: 使能 GPIO 端口 C 的时钟
3	IOPBEN	GPIO 端口 B 时钟使能。 软件置 1 或清零。 0: 关闭 GPIO 端口 B 的时钟 1: 使能 GPIO 端口 B 的时钟
2	IOPAEN	GPIO 端口 A 时钟使能。 软件置 1 或清零。 0: 关闭 GPIO 端口 A 的时钟 1: 使能 GPIO 端口 A 的时钟
1	Reserved	保留, 必须保持复位值。
0	AFIOEN	复用功能 IO 时钟使能。 软件置 1 或清零。 0: 关闭复用功能 IO 时钟 1: 使能复用功能 IO 时钟

4.3.9 APB1 外设时钟使能寄存器 (RCC_APB1PCLKEN)

偏移地址: 0x1c

复位值: 0x0000 0000

31	30	29	28	27				23	22	21	20	19	18	17	16
OPAMP EN	Reserved	PWREN					Reserved		I2C2EN	I2C1EN	Reserved		LPUART EN	USART2 EN	Reserved
rw		rw						rw	rw			rw	rw		
15		12	11	10	9	8	7	6	5	4	3	2	1	0	
	Reserved		WWDG EN	Reserved	COMP FILTEN	COMPEN	Reserved		BEEPEN	TIM6EN	LPTIM EN	LPTIM PCLKEN	TIM3EN	Reserved	
			rw		rw	rw			rw	rw	rw	rw	rw		


位域	名称	描述
31	OPAMPEN	OPA 时钟使能。 软件置 1 或清零。 0: 关闭 OPA 时钟 1: 使能 OPA 时钟
30:29	Reserved	保留, 必须保持复位值。
28	PWREN	电源接口时钟使能。 软件置 1 或清零。 0: 关闭电源接口时钟 1: 使能电源接口时钟
27:23	Reserved	保留, 必须保持复位值。
22	I2C2EN	I2C2 时钟使能。 软件置 1 或清零。 0: 关闭 I2C2 时钟 1: 使能 I2C2 时钟
21	I2C1EN	I2C1 时钟使能。 软件置 1 或清零。 0: 关闭 I2C1 时钟 1: 使能 I2C1 时钟
20:19	Reserved	保留, 必须保持复位值。
18	LPUARTEN	LPUART 时钟使能。 软件置 1 或清零。 0: 关闭 LPUART 时钟 1: 使能 LPUART 时钟
17	USART2EN	USART2 时钟使能。 软件置 1 或清零。 0: 关闭 USART2 时钟 1: 使能 USART2 时钟
16:12	Reserved	保留, 必须保持复位值。
11	WWDGEN	窗口看门狗时钟使能。 软件置 1 或清零。 0: 关闭窗口看门狗时钟 1: 使能窗口看门狗时钟
10	Reserved	保留, 必须保持复位值。
9	COMPFILTEN	比较器过滤器时钟使能。 0: 关闭比较器过滤器时钟 1: 使能比较器过滤器时钟

位域	名称	描述
8	COMPEN	比较器时钟使能。 0: 关闭比较器时钟 1: 使能比较器时钟
7:6	Reserved	保留, 必须保持复位值。
5	BEEPEN	蜂鸣器时钟使能。 0: 关闭蜂鸣器时钟 1: 使能蜂鸣器时钟
4	TIM6EN	TIM6 定时器时钟使能。 软件置 1 或清零。 0: 关闭 TIM6 定时器时钟 1: 使能 TIM6 定时器时钟
3	LPTIMEN	LPTIM 定时器时钟使能。 软件置 1 或清零。 0: 关闭 LPTIM 定时器时钟 1: 使能 LPTIM 定时器时钟
2	LPTIMPCLKEN	LPTIM 定时器 APB1 接口时钟使能, 仅在 LPTIM 选择 APB1 作为定时器时钟源时需要使能, 当 LPTIM 选择其他时钟源时关闭这个时钟以节省功耗。 软件置 1 或清零。 0: 关闭 LPTIM 定时器 APB1 接口时钟 1: 使能 LPTIM 定时器 APB1 接口时钟
1	TIM3EN	TIM3 定时器时钟使能。 软件置 1 或清零。 0: 关闭 TIM3 定时器时钟 1: 使能 TIM3 定时器时钟
0	Reserved	保留, 必须保持复位值。

4.3.10 低速时钟控制寄存器 (RCC_LSCTRL)

偏移地址: 0x20

复位值: 0x0000 0003




位域	名称	描述
31:10	Reserved	保留, 必须保持复位值。
9	LPRUNCLKSEL	LPRUN 时钟选择 通过软件置 1 和清除 0: LPRUN 模式选择 LSI 时钟 1: LPRUN 模式选择 LSE 时钟

位域	名称	描述
8	RTCRST	RTC 软件复位 0:清除复位 1:复位 RTC
7	RTCEN	RTC 时钟启用 通过软件置 1 和清除。 0: RTC 时钟禁用 1: RTC 时钟启用
6:5	RTCSEL[1:0]	RTC 时钟源选择。 软件设置这些位以选择 RTC 时钟源。 00: 无时钟 01: 选择 LSE 振荡器作为 RTC 时钟 10: 选择 LSI 振荡器作为 RTC 时钟 11: 选择 HSE 振荡器 128 分频后作为 RTC 时钟
4	LSEBP	外部低速时钟振荡器旁路。 软件置 1 旁路 LSE。此时 LSEEN 需要设置为 0 0: LSE 时钟未被旁路 1: LSE 时钟被旁路 此位不能通过系统复位来复位
3	LSERD	外部低速时钟振荡器就绪。 一旦 LSE 准备好，由硬件设置。LSIEN 清零后，LSIRD 在 6 个外部低速振荡器时钟周期后清零。 0: LSE 未就绪 1: LSE 已就绪
2	LSEEN	外部低速时钟振荡器使能位。 软件置 1 或清零。 0: 关闭 LSE 振荡器 1: 开启 LSE 振荡器
1	LSIRD	内部低速时钟振荡器就绪。 硬件置 1 或清零，以指示 LSI 振荡器是否就绪。在 LSIEN 被清零后，该位需要 3 个内部低速振荡器的周期才能被清零。 0: LSI 未就绪 1: LSI 已就绪
0	LSIEN	内部低速时钟振荡器使能位。 软件置 1 或清零。 0: 关闭 LSI 振荡器 1: 开启 LSI 振荡器

4.3.11 控制/状态寄存器 (RCC_CTRLSTS)

偏移地址: 0x24

复位值: 0x00000018




位域	名称	描述
31:12	Reserved	保留，必须保持复位值。
11	EMCCLPRSTF	EMCCLAMP 复位标志 由硬件在 EMCCLAMP 复位时置 1。 通过写入 RMRSTF 位或 por_rst_n 复位清除。 0:没有 EMCCLAMP 复位发生 1: EMCCLAMP 复位出现
10	EMCGBRSTF	EMCGB 复位标志 由硬件在 EMCGB 复位时置 1。 通过写入 RMRSTF 位或 por_rst_n 复位清除。 0:没有 EMCGB 复位发生 1: EMCGB 复位出现
9	EMCGBNRSTF	EMCGBN 复位标志 由硬件在 EMCGBN 复位时置 1。 通过写入 RMRSTF 位或 por_rst_n 复位清除。 0:没有 EMCGBN 复位发生 1: EMCGBN 复位出现
8	LPWRRSTF	Low-power 复位标志 由硬件在 Low-power 复位时置 1。 通过写入 RMRSTF 位或 por_rst_n 复位清除。 0:没有 Low-power 复位发生 1: Low-power 复位出现
7	WWDGRSTF	Window watchdog 复位标志 由硬件在 Window watchdog 复位时置 1。 通过写入 RMRSTF 位或 por_rst_n 复位清除。 0:没有 Window watchdog 复位发生 1: Window watchdog 复位出现
6	IWDGRSTF	Independent watchdog 复位标志 由硬件在 Independent watchdog 复位时置 1。 通过写入 RMRSTF 位或 por_rst_n 复位清除。 0:没有 Independent watchdog 复位发生 1: Independent watchdog 复位出现
5	SFTRSTF	software 复位标志 由硬件在 software 复位时置 1。 通过写入 RMRSTF 位或 por_rst_n 复位清除。 0:没有 software 复位发生 1: software 复位出现

位域	名称	描述
4	PORRSTF	POR/PDR 复位标志 由硬件在 POR/PDR 复位时置 1。 通过写入 RMRSTF 位清除 0:没有 POR/PDR 复位发生 1: POR/PDR 复位出现
3	PINRSTF	PIN 复位标志 由硬件在 NRST pin 复位时置 1。 通过写入 RMRSTF 位或 por_rst_n 复位清除。 0:没有 NRST pin 复位发生 1: NRST pin 复位出现
2	MMURSTF	mmu 复位标志 由硬件在 mmu 复位时置 1。 通过写入 RMRSTF 位或 por_rst_n 复位清除。 0:没有 mmu 复位发生 1: mmu 复位出现
1	RAMRSTF	RAM 复位标志 由硬件在 ram 复位时置 1。 通过写入 RMRSTF 位或 por_rst_n 复位清除。 0:没有 ram 复位发生 1: ram 复位出现
0	RMRSTF	REMOVE 复位标志 由软件清除复位标志。 0:无作用 1:清除这些复位标志

4.3.12 AHB 外设复位寄存器 (RCC_AHBPRST)

偏移地址: 0x28

复位值: 0x0000 0000




位域	名称	描述
31:13	Reserved	保留, 必须保持复位值。
12	ADCRST	ADC 接口复位 通过软件置 1 和清除。 0:清除复位 1:复位 ADC 接口
11:8	Reserved	保留, 必须保持复位值。

位域	名称	描述
7	HDIVRST	HDIV 接口复位 通过软件置 1 和清除。 0:清除复位 1:复位 HDIV 接口
6	Reserved	保留, 必须保持复位值。
5	HSQRTRST	HSQRT 接口复位 通过软件置 1 和清除。 0:清除复位 1:复位 HSQRT 接口
4:0	Reserved	保留, 必须保持复位值。

4.3.13 时钟配置寄存器 2 (RCC_CFG2)

偏移地址: 0x2c

复位值: 0x0000 3800



位域	名称	描述
31	TIMCLK	Timer1/8 时钟源选择 该位由软件进行设置和清除 0: 如果 APB2 预分频器为 1, 则选择 PCLK2 作为 TIM1/8 时钟源。否则, 选择 PCLK2×2。 1: SYSCLK 输入时钟被选择为 TIM1/8 时钟源
30:28	Reserved	保留, 必须保持复位值。
27:25	LPUARTSEL[2:0]	LPUART 时钟源选择位 该位由软件进行设置和清除 000:APB1 时钟被选择 001:系统时钟被选择 010: HSI 时钟被选择 011: HSE 时钟被选择 100: LSI 时钟被选择 101: LSE 时钟被选择 其他值:保留。
24	Reserved	保留, 必须保持复位值。
23:21	LPTIMSEL[2:0]	LPTIM 定时器时钟源选择位 该比特由软件进行设置和清除 000:选择 APB1 时钟 001: 选择 HSI 时钟

位域	名称	描述
		010: 选择 HSE 时钟 011:选择 LSI 时钟 100: 选择 LSE 时钟 101: 选择 COMP 输出 其他值:不允许, 并且不会生成时钟
20:16	Reserved	保留, 必须保持复位值。
15:11	ADC1MPRE[4:0]	ADC 1M 时钟预分频。 软件设置或清除这些位来配置 ADC 1M 时钟源的预分频系数。 00000: ADC 1M 时钟源不分频 00001: ADC 1M 时钟源 2 分频 00010: ADC 1M 时钟源 3 分频 ... 11110: ADC 1M 时钟源 31 分频 11111: ADC 1M 时钟源 32 分频
10	ADC1MSEL	ADC 1M 时钟源选择。 软件置 1 或清零。 0: 选择 HSI 振荡器时钟作为 ADC 1M 的输入时钟 1: 选择 HSE 振荡器时钟作为 ADC 1M 的输入时钟 注意:切换 ADC 1M 时钟源时,需确保 HSI 打开
9	Reserved	保留, 必须保持复位值。
8:4	ADCPLLPRE[4:0]	ADC PLL 预分频。 软件设置或清除这些位以配置 PLL 时钟到 ADC 的分频系数。 0xxxx: ADC PLL 时钟被关闭 10000: PLL 时钟不分频 10001: PLL 时钟 2 分频 10010: PLL 时钟 3 分频 10011: PLL 时钟 4 分频 10100: PLL 时钟 6 分频 10101: PLL 时钟 8 分频 10110: PLL 时钟 10 分频 10111: PLL 时钟 12 分频 11000: PLL 时钟 16 分频 11001: PLL 时钟 32 分频 11010: PLL 时钟 64 分频 11011: PLL 时钟 128 分频 11100: PLL 时钟 256 分频 其它值: PLL 时钟 256 分频
3:0	ADCHPRE[3:0]	ADC HCLK 预分频。 软件设置或清除这些位以配置 HCLK 时钟到 ADC 的分频系数。 0000: HCLK 时钟 1 分频 0001: HCLK 时钟 2 分频 0010: HCLK 时钟 3 分频 0011: HCLK 时钟 4 分频

位域	名称	描述
		0100: HCLK 时钟 6 分频 0101: HCLK 时钟 8 分频 0110: HCLK 时钟 10 分频 0111: HCLK 时钟 12 分频 1000: HCLK 时钟 16 分频 1001: HCLK 时钟 32 分频 其它值: HCLK 时钟 32 分频

4.3.14 EMC 控制寄存器 (RCC_EMCCTRL)

偏移地址: 0x30

复位值: 0x0000 0000

Reserved								GBRST3	GBRST2	GBRST1	GBRST0	GBNRST3	GBNRST2	GBNRST1	GBNRST0
CLPRST3	CLPRST2	CLPRST1	CLPRST0	GBDET3	GBDET2	GBDET1	GBDET0	GBNDET3	GBNDET2	GBNDET1	GBNDET0	CLPDET3	CLPDET2	CLPDET1	CLPDET0
								rw	rw	rw	rw	rw	rw	rw	rw
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

位域	名称	描述
31:24	Reserved	保留, 必须保持复位值。
23	GBRST3	GB3 复位 这个位由软件置 1 和清除, 由 por_rst_n 复位 0:禁止复位请求 1:开启复位请求
22	GBRST2	GB2 复位 这个位由软件置 1 和清除, 由 por_rst_n 复位 0:禁止复位请求 1:开启复位请求
21	GBRST1	GB1 复位 这个位由软件置 1 和清除, 由 por_rst_n 复位 0:禁止复位请求 1:开启复位请求
20	GBRST0	GB0 复位 这个位由软件置 1 和清除, 由 por_rst_n 复位 0:禁止复位请求 1:开启复位请求
19	GBNRST3	GBN3 复位 这个位由软件置 1 和清除, 由 por_rst_n 复位 0:禁止复位请求 1:开启复位请求
18	GBNRST2	GBN2 复位 这个位由软件置 1 和清除, 由 por_rst_n 复位

位域	名称	描述
		0:禁止复位请求 1:开启复位请求
17	GBNRST1	GBN1 复位 这个位由软件置 1 和清除, 由 por_rst_n 复位 0:禁止复位请求 1:开启复位请求
16	GBNRST0	GBN0 复位 这个位由软件置 1 和清除, 由 por_rst_n 复位 0:禁止复位请求 1:开启复位请求
15	CLPRST3	EMC clamp3 复位 这个位由软件置 1 和清除, 由 por_rst_n 复位 0:禁止复位请求 1:开启复位请求
14	CLPRST2	EMC clamp2 复位 这个位由软件置 1 和清除, 由 por_rst_n 复位 0:禁止复位请求 1:开启复位请求
13	CLPRST1	EMC clamp1 复位 这个位由软件置 1 和清除, 由 por_rst_n 复位 0:禁止复位请求 1:开启复位请求
12	CLPRST0	EMC clamp0 复位 这个位由软件置 1 和清除, 由 por_rst_n 复位 0:禁止复位请求 1:开启复位请求
11	GBDET3	GB3 检测启用 这个位由软件置 1 和清除, 由 por_rst_n 复位 0:禁止检测 1:开启检测
10	GBDET2	GB2 检测启用 这个位由软件置 1 和清除, 由 por_rst_n 复位 0:禁止检测 1:开启检测
9	GBDET1	GB1 检测启用 这个位由软件置 1 和清除, 由 por_rst_n 复位 0:禁止检测 1:开启检测
8	GBDET0	GB0 检测启用 这个位由软件置 1 和清除, 由 por_rst_n 复位 0:禁止检测 1:开启检测
7	GBNDET3	GBN3 检测启用

位域	名称	描述
		这个位由软件置 1 和清除，由 por_rst_n 复位 0:禁止检测 1:开启检测
6	GBNDET2	GBN2 检测启用 这个位由软件置 1 和清除，由 por_rst_n 复位 0:禁止检测 1:开启检测
5	GBNDET1	GBN1 检测启用 这个位由软件置 1 和清除，由 por_rst_n 复位 0:禁止检测 1:开启检测
4	GBNDET0	GBN0 检测启用 这个位由软件置 1 和清除，由 por_rst_n 复位 0:禁止检测 1:开启检测
3	CLPDET3	EMC Clamp3 检测启用 这个位由软件置 1 和清除，由 por_rst_n 复位 0:禁止检测 1:开启检测
2	CLPDET2	EMC Clamp2 检测启用 这个位由软件置 1 和清除，由 por_rst_n 复位 0:禁止检测 1:开启检测
1	CLPDET1	EMC Clamp1 检测启用 这个位由软件置 1 和清除，由 por_rst_n 复位 0:禁止检测 1:开启检测
0	CLPDET0	EMC Clamp0 检测启用 这个位由软件置 1 和清除，由 por_rst_n 复位 0:禁止检测 1:开启检测

5 GPIO 和 AFIO

5.1 概述


GPIO (General purpose input/output) 即通用型 I/O, AFIO (Alternate-function input/output) 即复用功能 I/O。芯片最多支持 40 个 GPIO, 共被分为 4 组 (GPIOA/GPIOB/GPIOC/GPIOD), A/B 组每组 16 个端口, C 组共 3 个, D 组共 5 个。GPIO 端口和其他的复用外设共用引脚, 用户可以根据需求灵活配置。每个 GPIO 引脚都可以独立配置成输出、输入或复用的外设功能端口。除了模拟输入引脚外, 其他的 GPIO 引脚都有大电流通过能力。

GPIO 端口具有以下特性:

- GPIO 端口可由软件分别配置成以下模式:
 - ◆ 输入浮空
 - ◆ 输入上拉
 - ◆ 输入下拉
 - ◆ 模拟功能
 - ◆ 开漏输出及上/下拉可配
 - ◆ 推挽输出及上/下拉可配
 - ◆ 推挽复用功能及上/下拉可配
 - ◆ 开漏复用功能及上/下拉可配
- 单独的位设置或位清除功能
- 所有 I/O 支持外部中断功能
- 所有 I/O 支持低功耗模式唤醒, 上升或下降沿可配置
 - ◆ 16 个 EXTI 可用于 SLEEP 或 STOP 模式唤醒, 所有 I/O 可复用为 EXTI
 - ◆ PA0/PC13/PA2 三个唤醒 I/O 可用于 PD 模式唤醒, I/O 滤波时间最大 1us
- 支持软件重新映射 I/O 复用功能
- 支持 GPIO 锁定机制, 复位方式清除锁定状态

每个 I/O 端口位可以任意编程, 但必须按照 32 位字访问 I/O 端口寄存器 (不允许 16 位半字或 8 位字节访问)。下图给出了一个 I/O 端口的基本结构。

图 5-1 I/O 端口的基本结构



5.2 功能描述

5.2.1 IO 模式配置

IO 的模式控制由配置寄存器 GPIOx_PMODE, GPIOx_POTYPE 和 GPIOx_PUPD (x=A,B,C,F) 来设置, 不同的操作模式下的配置如下表所示:

表 5-1 IO 模式和配置关系

PMODE[1:0]	POTYPE	PUPD[1:0]		I/O配置
01	0	0	0	通用输出推挽 (Push-Pull)
	0	0	1	通用输出推挽 (Push-Pull) +上拉
	0	1	0	通用输出推挽 (Push-Pull) +下拉
	0	1	1	保留
	1	0	0	通用输出开漏 (Open-Drain)
	1	0	1	通用输出开漏 (Open-Drain) +上拉
	1	1	0	通用输出开漏 (Open-Drain) +下拉
	1	1	1	保留
10	0	0	0	复用功能+推挽 (Push-Pull)
	0	0	1	复用功能+推挽 (Push-Pull) +上拉
	0	1	0	复用功能+推挽 (Push-Pull) +下拉
	0	1	1	保留
	1	0	0	复用功能+开漏 (Open-Drain)
	1	0	1	复用功能+开漏 (Open-Drain) +上拉

PMODE[1:0]	POTYPE	PUPD[1:0]		I/O配置
	1	1	0	复用功能+开漏 (Open-Drain) +下拉
	1	1	1	保留
00	x	0	0	浮空输入
	x	0	1	上拉输入
	x	1	0	下拉输入
	x	1	1	保留
11	x	0	0	模拟模式
	x	0	1	保留
	x	1	0	
	x	1	1	

另外 GPIOx_DS.DSy 位可用来配置高/低驱动强度，GPIOx_SR.SRy 位可用来高/低翻转速率的配置。

IO 在不同的配置下的输入输出特性如下表所示：

表 5-2 IO 不同配置的输入输出特性


特性	GPIO输入	GPIO输出	模拟	外设复用
输出缓冲器	禁能	使能	禁能	根据外设功能配置
施密特触发器	使能	使能	禁能 输出值被强制为0	使能
上下拉/浮空	可配	可配	禁能	根据外设功能配置
开漏模式	禁能	可配， 输出数据为"0"时GPIO输出0，"1"时GPIO高阻	禁能	可配，输出数据为"0"时GPIO输出0，"1"时GPIO高阻
推挽模式	禁能	可配， 输出数据为"0"时GPIO输出0，"1"时GPIO输出1	禁能	可配，输出数据为"0"时GPIO输出0，"1"时GPIO输出1
输入数据寄存器（IO状态）	可读	可读	读出为0	可读
输出数据寄存器（输出值）	无效	可读写	无效	可读

5.2.1.1 输入模式

当 I/O 端口配置为输入模式时：

- 输出缓冲器被禁止
- 施密特触发输入被激活
- 上拉和下拉电阻是否被连接，取决于 GPIOx_PUPD 寄存器的配置
- 出现在 I/O 脚上的数据在每个 APB2 时钟被采样到输入数据寄存器
- 对输入数据寄存器的读访问得到 I/O 状态

图 5-2 输入浮空/上拉/下拉模式




5.2.1.2 输出模式

当 I/O 端口配置为输出模式时：

- 施密特触发输入被激活
- 上拉和下拉电阻是否被连接，取决于 GPIOx_PUPD 寄存器的配置
- 输出缓冲器被激活
 - ◆ 开漏模式： 输出数据寄存器上的'0'激活 N-MOS，引脚输出低电平
输出数据寄存器上的'1'使端口置于高阻状态（P-MOS 从不被激活）
 - ◆ 推挽模式： 输出数据寄存器上的'0'激活 N-MOS，引脚输出低电平
输出数据寄存器上的'1'激活 P-MOS，引脚输出高电平
- 出现在 I/O 脚上的数据在每个 APB2 时钟被采样到输入数据寄存器
- 对输入数据寄存器的读访问可得到 I/O 状态
- 对输出数据寄存器的读访问得到最后写入的值

图 5-3 输出模式




5.2.1.3 复用功能模式

当 I/O 端口配置为复用功能模式时：

- 施密特触发输入被激活
- 上拉和下拉电阻是否被连接，取决于 GPIOx_PUPD 寄存器的配置
- 在开漏或推挽式配置中，输出缓冲器由外设控制
- 内置外设的信号驱动输出缓冲器
- 在每个 APB2 时钟周期，出现在 I/O 脚上的数据被采样到输入数据寄存器
- 对输入数据寄存器的读访问可得到 I/O 状态
- 对输出数据寄存器的读访问得到最后写入的值

图 5-4 复用功能模式




5.2.1.4 模拟功能模式

当 I/O 端口被配置为模拟功能模式时：

- 上拉和下拉电阻被禁止
- 读取输入数据寄存器时数值为'0'
- 输出缓存器被禁止
- 施密特触发输入被禁止，输出值被强置为'0'（实现了每个模拟 I/O 引脚上的零消耗）

图 5-5 高阻抗的模拟功能模式



5.2.2 复位后状态

复位期间和刚复位后，复用功能未开启，I/O 端口被配置成模拟功能模式

(GPIOx_PMODE.PMODEx[1:0]=2'b11)。但有以下几个例外的信号：

- NRST 默认无 GPIO 功能：
 - ◆ NRST 上拉输入
- 复位后，调试系统相关的引脚默认配置为 SWD 接口 I/O 配置：
 - ◆ PA14: SWCLK 置于输入下拉模式
 - ◆ PA13: SWDIO 置于输入上拉模式
- PA0 和 PF0：
 - ◆ PA0 和 PF0 默认浮空输入模式
 - ◆ PF0 复用到 OSC_IN
- PF2/BOOT0：
 - ◆ 芯片启动过程中,PF2 作为 BOOT0 功能,默认下拉输入模式,芯片初始化完成后,用作通用 GPIO,被配置成模拟功能模式

5.2.3 单独的位设置和位清除

通过对“位设置/清除寄存器 (GPIOx_PBSC) 和位清除寄存器 (GPIOx_PBC)”中想要更改的位写‘1’来实现对数据寄存器 (GPIOx_POD) 的个别位操作，可以一个或多个位。写‘1’的位被相应的置位或清除，没被写‘1’的位将不被更改。软件不需要禁止中断，在单次 APB2 写操作里完成。

5.2.4 外部中断/唤醒线

所有端口都有外部中断能力，可以在 EXTI 模块中配置：

- 端口必须配置成输入模式
- 所有端口可配置用于 SLEEP/STOP 模式唤醒，支持上升或下降沿可配
- PA0 /PC13 / PA2，可用于 PD 模式唤醒，有独立的唤醒使能，支持上升沿/下降沿可配，需要在进 PD 模式前配置
- 通用 I/O 端口以图 6-2 的方式连接到 16 个外部中断/事件线上，由寄存器 AFIO_EXTI_CFGx 配置

5.2.5 复用功能

当 I/O 端口被配置为复用功能模式时，使用前必须对端口位配置寄存器 (GPIOx_AFL/ GPIOx_AFH, GPIOx_PMODE, GPIOx_POTYPE 和 GPIOx_PUPD)，复用输入或输出由外设确定。

5.2.5.1 软件重新映射 I/O 复用功能

为拓展不同器件封装下的复用外设功能灵活性，可以把一些外设复用功能重新映射到其他引脚上。每个 IO 有多达 16 个可复用的功能 (AF0~ AF15)。复位后，除 PA13 和 PA14 外，AFSELY 默认选择为 AF15。可以通过软件配置相应的寄存器 (GPIOx_AFL/AFH) 来重新映射 IO 复用功能。

这时，复用功能就不再映射到它们的原始引脚上(对于外设的 IO 重映射功能，若重映射到不同的引脚，则输入为重映射多选一，输出则接到重映射后的位置，原位置断开)。

5.2.5.1.1 SWD 复用功能 I/O 重映射

表 5-3 SWD 复用功能 I/O 重映射

复用功能	I/O	重映射
SWDIO	PA13	AF0
SWCLK	PA14	AF0

5.2.5.1.2 TIMx 复用功能 I/O 重映射

5.2.5.1.2.1 TIM1 复用功能 I/O 重映射

表 5-4 TIM1 复用功能 I/O 重映射

复用功能	I/O	重映射
TIM1_ETR	PA12	AF2
TIM1_BKIN	PA2	AF3
	PA6	AF1
	PB12	AF1
TIM1_CH1	PA4	AF3
	PA8	AF2
TIM1_CH2	PA3	AF3
	PA9	AF2
TIM1_CH3	PA5	AF3
	PA10	AF2
TIM1_CH4	PA11	AF2
TIM1_CH1N	PA7	AF5
	PB13	AF1
TIM1_CH2N	PA5	AF4
	PB0	AF1
	PB14	AF1
TIM1_CH3N	PB1	AF1
	PB15	AF1

5.2.5.1.2.2 TIM8 复用功能 I/O 重映射

表 5-5 TIM8 复用功能 I/O 重映射

复用功能	I/O	重映射
TIM8_ETR	PA0	AF10
	PA4	AF13
	PA5	AF1
TIM8_BKIN	PA9	AF1
	PA10	AF1
	PB4	AF1
	PB5	AF1
TIM8_CH1	PA0	AF3
	PA5	AF2

复用功能	I/O	重映射
	PA6	AF4
	PB8	AF5
	PB12	AF5
TIM8_CH2	PA1	AF2
	PA7	AF1
	PB9	AF5
	PB13	AF5
TIM8_CH3	PA2	AF2
	PB6	AF2
	PB11	AF5
TIM8_CH4	PA3	AF2
	PB7	AF7
	PB15	AF7
TIM8_CH1N	PA9	AF5
	PB6	AF5
TIM8_CH2N	PA8	AF1
	PB7	AF5
TIM8_CH3N	PB5	AF5
	PB15	AF5

5.2.5.1.2.3 TIM3 复用功能 I/O 重映射

表 5-6 TIM3 复用功能 I/O 重映射

复用功能	I/O	重映射
TIM3_ETR	PA1	AF10
	PB3	AF1
	PB10	AF1
TIM3_CH1	PA4	AF2
	PA6	AF2
	PB4	AF2
TIM3_CH2	PA7	AF2
	PB5	AF2
TIM3_CH3	PB0	AF2
	PB1	AF5
TIM3_CH4	PB1	AF2
	PB2	AF5

5.2.5.1.3 LPTIM 复用功能 I/O 重映射

表 5-7 LPTIM 复用功能 I/O 重映射

复用功能	I/O	重映射
LPTIM_ETR	PA6	AF9
	PB6	AF8

复用功能	I/O	重映射
LPTIM_IN1	PA0	AF7
	PB5	AF8
LPTIM_IN2	PA1	AF6
	PB7	AF8
LPTIM_OUT	PA9	AF9
	PB2	AF8
	PB4	AF8

5.2.5.1.4 USARTx 复用功能 I/O 重映射

5.2.5.1.4.1 USART1 复用功能 I/O 重映射

表 5-8 USART1 复用功能 I/O 重映射

复用功能	I/O	重映射
USART1_CTS	PA0	AF1
	PA11	AF4
USART1_RTS	PA1	AF1
	PA12	AF4
USART1_TX	PA2	AF1
	PA9	AF4
	PA13	AF6
	PA14	AF4
	PB6	AF4
	PB9	AF4
USART1_RX	PA3	AF1
	PA10	AF4
	PA13	AF4
	PA15	AF4
	PB7	AF4
USART1_CK	PA4	AF1
	PA8	AF4
	PF1	AF2

5.2.5.1.4.2 USART2 复用功能 I/O 重映射

表 5-9 USART2 复用功能 I/O 重映射

复用功能	I/O	重映射
USART2_CTS	PA0	AF4
	PA7	AF10
USART2_RTS	PA1	AF4
USART2_TX	PA2	AF4
	PA9	AF10
	PA14	AF1
USART2_RX	PA0	AF5

复用功能	I/O	重映射
	PA3	AF4
	PA10	AF10
	PA13	AF1
	PA15	AF1
USART2_CK	PA4	AF4
	PB1	AF3
	PF1	AF5

5.2.5.1.5 LPUART 复用功能 I/O 重映射

表 5-10 LPUART 复用功能 I/O 重映射

复用功能	I/O	重映射
LPUART_CTS	PA6	AF5
	PB7	AF2
	PB13	AF4
LPUART_RTS	PA15	AF6
	PB1	AF4
	PB14	AF4
LPUART_TX	PA0	AF6
	PA1	AF5
	PA4	AF10
	PA6	AF6
	PB3	AF5
	PB5	AF4
	PB10	AF4
LPUART_RX	PA0	AF11
	PA3	AF6
	PA7	AF6
	PB4	AF5
	PB7	AF9
	PB11	AF4

5.2.5.1.6 I2Cx 复用功能 I/O 重映射

5.2.5.1.6.1 I2C1 复用功能 I/O 重映射

表 5-11 I2C1 复用功能 I/O 重映射

复用功能	I/O	重映射
I2C1_SCL	PA4	AF7
	PA9	AF6
	PB6	AF6
	PB8	AF6
	PB10	AF6
	PF1	AF1

复用功能	I/O	重映射
	PF6	AF1
I2C1_SDA	PA10	AF6
	PA13	AF7
	PB7	AF6
	PB9	AF6
	PB11	AF6
	PF0	AF1
	PF7	AF1
I2C1_SMBA	PA1	AF7
	PA14	AF7
	PB2	AF6
	PB5	AF6

5.2.5.1.6.2 I2C2 复用功能 I/O 重映射

表 5-12 I2C2 复用功能 I/O 重映射

复用功能	I/O	重映射
I2C2_SCL	PA6	AF7
	PA9	AF7
	PA11	AF7
	PB10	AF7
	PB13	AF7
	PF6	AF0
I2C2_SDA	PA7	AF7
	PA10	AF7
	PA12	AF7
	PB11	AF7
	PB14	AF7
	PF7	AF0
I2C2_SMBA	PB2	AF7

5.2.5.1.7 SPI/I2S 复用功能 I/O 重映射

5.2.5.1.7.1 SPI1/I2S 复用功能 I/O 重映射

表 5-13 SPI1/I2S 管脚重映射

复用功能	I/O	重映射
SPI1_I2S_NSS_WS	PA1	AF0
	PA4	AF0
	PA15	AF0
	PB12	AF0
SPI1_I2S_SCLK_CK	PA0	AF0
	PA5	AF0
	PA13	AF5
	PB3	AF0
	PB13	AF0
SPI1_I2S_MISO_MCK	PA3	AF0
	PA4	AF5
	PA6	AF0
	PA14	AF5
	PB4	AF0
	PB14	AF0
SPI1_I2S_MOSI_SD	PA2	AF0
	PA5	AF5
	PA7	AF0
	PB1	AF0
	PB5	AF0
	PB10	AF0
	PB15	AF0

5.2.5.1.7.2 SPI2 复用功能 I/O 重映射

表 5-14 SPI2 管脚重映射

复用功能	I/O	重映射
SPI2_NSS	PA7	AF9
	PA8	AF0
	PB9	AF0
	PB12	AF8
	PF7	AF4
SPI2_SCLK	PA9	AF0
	PB0	AF0
	PB10	AF2
	PB13	AF8
	PF6	AF4
SPI2_MISO	PA10	AF0
	PA12	AF0
	PB14	AF8
SPI2_MOSI	PA11	AF0
	PB1	AF8
	PB15	AF8

5.2.5.1.8 COMP 复用功能 I/O 重映射

表 5-15 COMP 复用功能 I/O 重映射

复用功能	I/O	重映射
COMP_OUT	PA0	AF8
	PA6	AF8
	PA11	AF8
	PA12	AF8

5.2.5.1.9 BEEPER 复用功能 I/O 重映射

表 5-16 BEEPER 复用功能 I/O 重映射

复用功能	I/O	重映射
BEEPER_OUT	PA6	AF11
BEEPER_N_OUT	PA7	AF11

5.2.5.1.10 EVENTOUT 复用功能 I/O 重映射

表 5-17 EVENTOUT 复用功能 I/O 重映射

复用功能	I/O	重映射
EVENTOUT	PA1	AF3
	PA6~PA8	AF3

复用功能	I/O	重映射
	PA11~PA12	AF3
	PA15	AF3
	PB0	AF3
	PB3~PB4	AF3
	PB9	AF3
	PB11~PB12	AF3

5.2.5.1.11 RTC 复用功能 I/O 重映射

PC13 可以作为 RTC TAMPER1 入侵检测引脚、RTC 时间戳、RTC 输出（RTC 闹钟、Wakeup 事件或校准输出（256Hz 或 1Hz））。

PA0 可以作为 RTC TAMPER2 入侵检测引脚。

PA10 或 PB15 可以作为 RTC REFCLKIN 参考时钟输入引脚。

表 5-18 RTC 复用功能 I/O 重映射

复用功能	I/O	重映射
RTC_TS	PC13	AF1
RTC_TAMP1	PC13	AF2
RTC_TAMP2	PA0	AF9
RTC_REFIN	PA10	AF11
	PB15	AF9
RTC_OUT	PC13	AF3

5.2.5.1.12 RCC 复用功能 I/O 重映射

表 5-19 RCC 复用功能 I/O 重映射

复用功能	I/O	重映射
MCO	PA8	AF5
	PA9	AF11

5.2.5.1.13 OSC_IN/OSC_OUT 复用功能 I/O 重映射

表 5-20 OSC_IN/OSC_OUT 复用功能 I/O 重映射

复用功能	I/O	重映射
OSC_IN	PF0	AF0
OSC_OUT	PF1	AF0

5.2.5.2 把 OSC32_IN/OSC32_OUT 引脚作为 GPIO 端口 PC14/PC15

PC14~PC15 两个引脚都可以作为 GPIO 模式或复用功能模式：

- ◆ PC14 和 PC15 可以用于 GPIO 或 LSE（OSC32_IN,OSC32_OUT）引脚。
- ◆ 通过设置 RCC_LSCTRL.LSEEN、RCC_LSCTRL.LSEBP 位来开启 LSE 这一功能。

表 5-21 OSC32 复用功能重映射

PC14和PC15	条件	PAD模式配置
GPIO模式	LSE关闭，且不进入低功耗模式（PD）关闭1.5V电源时，才能用于GPIO模式	GPIO的模式由应用决定
LSE晶体模式	RCC_LSCTRL.LSEEN使能，复用模式开启	模拟功能
LSE外部时钟模式	RCC_LSCTRL.LSEEN禁能，RCC_LSCTRL.LSEBP 使能，复用模式开启	输入下拉

默认为模拟功能模式；PC14 和 PC15 根据 RCC_LSCTRL.LSEEN、RCC_LSCTRL.LSEBP、芯片模式信号、GPIOx_PMODE，GPIOx_POTYPE 和 GPIOx_PUPD 决定处于何种模式以及 IO 功能。

5.2.5.3 把 OSC_IN/OSC_OUT 复用功能重映射

PF0 和 PF1 可以用于 GPIO 或 HSE（OSC_IN,OSC_OUT）引脚及其他模拟或数字信号引脚。

- 通过设置 GPIOF_PMODE，GPIOF_POTYPE 和 GPIOF_PUPD 等寄存器来配置 PF0/PF1 的模式
- 通过设置 GPIOF_AFL.AFSEL0 [3:0]和 GPIOF_AFL.AFSEL1[3:0]位来重新映射 PF0/PF1 的 I/O 复用功能
- 通过设置 RCC_CTRL.HSEEN 位来开启 HSE 这一功能。

表 5-22 OSC 复用功能重映射

PF0	条件	PAD 模式配置
GPIO 模式	配置通用输出或输入模式及 GPIOF_PID 和 GPIOF_POD 寄存器	GPIO 的模式由应用决定
HSE 晶体模式或其他模拟复用模式	复位为模拟输入 HSE，OPA 复用模式	模拟功能
HSE 外部时钟或其他数字复用模式	HSE 时钟，I2C1，USART1/2 复用模式	模式由应用决定

5.2.5.4 ADC 外部触发复用功能重映射

ADC 的注入转换和规则转换的外部触发源支持重映射，参阅复用重映射 I/O 配置寄存器（AFIO_CFG）。

表 5-23 ADC 外部触发注入转换复用功能重映射

复用功能	ADC_ETRI = 0	ADC_ETRI = 1
ADC外部触发注入转换	ADC外部触发注入转换与EXTI（0-15）相连，EXTIx可通过AFIO_CFG.EXTI_ETRI[3:0]配置选择	ADC外部触发注入转换与TIM8_CH4相连

表 5-24 ADC 外部触发规则转换复用功能重映射

复用功能	ADC_ETRR = 0	ADC_ETRR = 1
ADC外部触发规则转换	ADC外部触发规则转换与EXTI（0-15）相连	ADC外部触发规则转换与

EXTIx可通过AFIO_CFG.EXTI_ETRR[3:0]配置选择	TIM8_TRGO相连
-------------------------------------	-------------

5.2.6 外设的 IO 配置

表 5-25 ADC

ADC	PAD配置
ADC	模拟功能

表 5-26 PVD

PVD	PAD配置
PVD_IN	模拟功能

表 5-27 TIM1/TIM8

TIM1/TIM8引脚	配置	PAD配置模式
TIM1/8_CHx	输入捕获通道x	推挽复用功能
	输出比较通道x	推挽复用功能
TIM1/8_CHxN	互补输出通道x	推挽复用功能
TIM1/8_BKIN	刹车输入	推挽复用功能
TIM1/8_ETR	外部触发时钟输入	推挽复用功能

表 5-28 TIM3 和 LPTIM

TIM3/LPTIM引脚	配置	PAD配置模式
TIM3/LPTIM_CHx	输入捕获通道x	推挽复用功能
	输出比较通道x	推挽复用功能
TIM3/LPTIM_ETR	外部触发时钟输入	推挽复用功能

表 5-29 USART

USART引脚	配置	PAD配置
USARTx_TX	全双工模式	推挽复用功能
	半双工模式	开漏复用功能
USARTx_RX	全双工模式	推挽复用功能（上拉）
	半双工模式	未用，可作为通用I/O
USARTx_CK	同步模式	推挽复用功能
USARTx_RTS	硬件流量控制	推挽复用功能
USARTx_CTS	硬件流量控制	推挽复用功能（无上下拉/上拉）

表 5-30 LPUART

LPUART引脚	配置	PAD配置
LPUART_TX	全双工模式	推挽复用功能
LPUART_RX	全双工模式	推挽复用功能（无上下拉/上拉）
LPUART_RTS	硬件流量控制	推挽复用功能
LPUART_CTS	硬件流量控制	推挽复用功能（无上下拉/上拉）

表 5-31 I2C

I2C引脚	配置	PAD配置
I2Cx_SCL	I2C时钟	开漏复用功能
I2Cx_SDA	I2C数据	开漏复用功能
I2Cx_SMBA	SMBA数据	开漏复用功能

表 5-32 SPI

SPI引脚	配置	PAD配置
SPIx_SCLK	主模式	推挽复用功能
	从模式	推挽复用功能
SPIx_MOSI	全双工模式/主模式	推挽复用功能
	全双工模式/从模式	推挽复用功能（无上下拉/上拉）
	简单的双向数据线/主模式	推挽复用功能
	简单的双向数据线/从模式	未用，可作为通用I/O
SPIx_MISO	全双工模式/主模式	推挽复用功能（无上下拉/上拉）
	全双工模式/从模式	推挽复用功能
	简单的双向数据线/主模式	未用，可作为通用I/O
	简单的双向数据线/从模式	推挽复用功能
SPIx_NSS	硬件主/从模式	推挽复用功能 （无上下拉/上拉/下拉）
	硬件主模式/NSS输出使能	推挽复用功能（作为主机时NSS可选择idle高阻或idle为1）
	软件模式	未用，可作为通用I/O

表 5-33 COMP

COMP引脚	PAD配置
COMP_OUT	推挽复用功能
COMP_IN	模拟功能

表 5-34 BEEPER

BEEPER引脚	PAD配置
BEEPER_OUT	推挽复用功能
BEEPER_N_OUT	推挽复用功能

表 5-35 其他

引脚	复用功能	GPIO配置
EVENTOUT	事件输出	推挽复用功能
RTC_TAMP1/RTC_TAMP2	侵入事件输入	推挽复用功能 硬件强制上拉
RTC_TS	RTC时间戳	推挽复用功能
RTC_REFIN	RTC参考时钟输入	推挽复用功能
RTC_OUT	RTC输出	推挽复用功能
MCO	时钟输出	推挽复用功能

引脚	复用功能	GPIO配置
EVENTOUT	事件输出	推挽复用功能
EXTI输入线	外部中断输入	浮空输入或带上拉输入或带下拉输入

5.2.7 GPIO 锁定机制

锁定机制用于冻结 IO 配置以防止被意外更改。当在一个端口位上执行了锁定 (LOCK) 程序，在下次复位之前，不能再更改端口的配置，参考端口配置锁定寄存器 GPIOx_PLOCK。

- 只有在对 GPIOx_PLOCK.PLOCKK 按照正确的序列 w1->w0->w1->r0 (此处 r0 必须有) 操作之后，才会变为 1；之后只有在进行系统复位才会变为 0。
- 只有在 GPIOx_PLOCK.PLOCKK = 0 也就是未锁定的时候才能进行 GPIOx_PLOCK.PLOCK[15:0]修改。
- GPIOx_PLOCK.PLOCK 只有在和非 0 的 GPIOx_PLOCK.PLOCK[15:0]同时写入的情况下，序列 w1->w0->w1->r0 才会有效；序列写入的过程中，GPIOx_PLOCK.PLOCK[15:0]必须不能改变；
- 只要 GPIOx_PLOCK.PLOCKK = 0，GPIOx_PMODE / GPIOx_POTYPE / GPIOx_PUPD / GPIOx_AFL / GPIOx_AFH 的位都能修改，不受 GPIOx_PLOCK.PLOCK[15:0]配置的影响。
- GPIOx_PLOCK.PLOCKK=1,GPIOx_PMODE/GPIOx_POTYPE/GPIOx_PUPD/GPIOx_AFL/GPIOx_AFH 受 GPIOx_PLOCK.PLOCK[15:0]的控制。对应 GPIOx_PLOCK.PLOCKy (y = 0...15) =1 时，为锁定配置，不可修改；PLOCKy = 0，可以修改。
- 假如序列操作错误，必须重新进行 w1->w0->w1->r0 才能再次发起锁定操作。

5.3 GPIO 寄存器

必须以 32 位字的方式操作这些外设寄存器。

5.3.1 GPIO 寄存器总览

GPIOA 基地址：0x40010800

GPIOB 基地址：0x40010C00

GPIOC 基地址：0x40011000

GPIOF 基地址：0x40011C00

表 5-36 GPIO 寄存器总览

Offset	Register	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0												
000h	GPIOx_PMODEx=A,B,C,F	PMODE15 [1:0]	PMODE14 [1:0]	PMODE13 [1:0]	PMODE12 [1:0]	PMODE11 [1:0]	PMODE10 [1:0]	PMODE9 [1:0]	PMODE8 [1:0]	PMODE7 [1:0]	PMODE6 [1:0]	PMODE5 [1:0]	PMODE4 [1:0]	PMODE3 [1:0]	PMODE2 [1:0]	PMODE1 [1:0]	PMODE0 [1:0]																												
	Reset Value	x=A	1	1	1	0	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1													
		x=B	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1													
		x=C	1	1	1	1	1	1	Reserved																																				
	x=F	Reserved														1	1	1	1	Reserved				1	1	1	1	1	1																
004h	GPIOx_POTYPEx=A,B,C,F	Reserved																POT15	POT14	POT13	POT12	POT11	POT10	POT9	POT8	POT7	POT6	POT5	POT4	POT3	POT2	POT1	POT0												
	Reset Value	Reserved																0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Offset	Register	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0					
		Reserved																0	0	0	Reserved																	
		Reserved																Reserved											0	0	0							
008h	GPIOx_SR	Reserved																SR15	SR16	SR17	SR18	SR19	SR20	SR21	SR22	SR23	SR24	Reserved				SR25	SR26	SR27	SR28	SR29	SR30	
	Reset Value	Reserved																1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1		
		Reserved																1	1	1	Reserved											1	1	1				
		Reserved																Reserved											1	1	1							
00Ch	GPIOx_PUPD	PUP D15	PUP D14	PUP D13	PUP D12	PUP D11	PUP D10	PUP D9	PUP D8	PUP D7	PUP D6	PUP D5	PUP D4	PUP D3	PUP D2	PUP D1	PUP D0																					
	Reset Value	x=A	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0					
		x=B	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0					
		x=C	0	0	0	0	0	0	Reserved																													
		Reserved																0	0	0	0	Reserved											0	0	0	0	0	0
010h	GPIOx_PID	Reserved																PID15	PID14	PID13	PID12	PID11	PID10	PID9	PID8	PID7	PID6	PID5	PID4	PID3	PID2	PID1	PID0					
	Reset Value	Reserved																0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0					
		Reserved																0	0	0	Reserved											0	0	0				
		Reserved																Reserved											0	0	Reserved	0	0	0				
014h	GPIOx_POD	Reserved																POD15	POD14	POD13	POD12	POD11	POD10	POD9	POD8	POD7	POD6	POD5	POD4	POD3	POD2	POD1	POD0					
	Reset Value	Reserved																0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0					
		Reserved																0	0	0	Reserved											0	0	0				
		Reserved																Reserved											0	0	Reserved	0	0	0				
018h	GPIOx_PBS	PBC15	PBC14	PBC13	PBC12	PBC11	PBC10	PBC9	PBC8	PBC7	PBC6	PBC5	PBC4	PBC3	PBC2	PBC1	PBC0	PBS15	PBS14	PBS13	PBS12	PBS11	PBS10	PBS9	PBS8	PBS7	PBS6	PBS5	PBS4	PBS3	PBS2	PBS1	PBS0					
	Reset Value	x=A	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0						
		x=C	0	0	0	Reserved											0	0	0	Reserved																		
		Reserved																0	0	Reserved	0	0	0	Reserved											0	0	Reserved	0
01Ch	GPIOx_PLOCK	Reserved																PLOCKK	PLOCK15	PLOCK14	PLOCK13	PLOCK12	PLOCK11	PLOCK10	PLOCK9	PLOCK8	PLOCK7	PLOCK6	PLOCK5	PLOCK4	PLOCK3	PLOCK2	PLOCK1	PLOCK0				
	Reset Value	Reserved																0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0					
		Reserved																0	0	0	0	Reserved											0	0	0			
		Reserved																0	Reserved											0	0	Reserved	0	0	0			
020h	GPIOx_AFL	AFSEL7[3:0]			AFSEL6[3:0]			AFSEL5[3:0]			AFSEL4[3:0]			AFSEL3[3:0]			AFSEL2[3:0]			AFSEL1[3:0]			AFSEL0[3:0]															
	Reset Value	x=A	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1						
		Reserved																Reserved																				
		Reserved																1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1		
024h	GPIOx_AFH	AFSEL15[3:0]			AFSEL14[3:0]			AFSEL13[3:0]			AFSEL12[3:0]			AFSEL11[3:0]			AFSEL10[3:0]			AFSEL9[3:0]			AFSEL8[3:0]															
	Reset Value	x=A	1	1	1	1	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1						
		x=B	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1						
		x=C	1	1	1	1	1	1	1	1	1	1	1	1	Reserved																							
		Reserved																Reserved											0	0	Reserved	0	0	0				
028h	GPIOx_PBC	Reserved																PBC15	PBC14	PBC13	PBC12	PBC11	PBC10	PBC9	PBC8	PBC7	PBC6	PBC5	PBC4	PBC3	PBC2	PBC1	PBC0					
	Reset Value	Reserved																0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0					
		Reserved																0	0	0	Reserved											0	0	0				
		Reserved																Reserved											0	0	Reserved	0	0	0				
02Ch	GPIOx_DS	Reserved																DS15	DS14	DS13	DS12	DS11	DS10	DS9	DS8	DS7	DS6	DS5	DS4	DS3	DS2	DS1	DS0					

Offset	Register	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
	x=A,B	Reserved																0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	x=C	Reserved																0	0	0	Reserved														
	x=F	Reserved																							0	0	Reserved		0	0	0				

5.3.2 GPIO 端口模式寄存器 (GPIO_x_PMODE)

偏移地址: 0x00

复位值: 0xEBFF FFFF (x=A) ; 0xFFFF FFFF (x=B) ; 0xFC00 0000 (x=C) ; 0x0000 F03F (x=F)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PMODE15[1:0]		PMODE14[1:0]		PMODE13[1:0]		PMODE12[1:0]		PMODE11[1:0]		PMODE10[1:0]		PMODE9[1:0]		PMODE8[1:0]	
rw		rw		rw		rw		rw		rw		rw		rw	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PMODE7[1:0]		PMODE6[1:0]		PMODE5[1:0]		PMODE4[1:0]		PMODE3[1:0]		PMODE2[1:0]		PMODE1[1:0]		PMODE0[1:0]	
rw		rw		rw		rw		rw		rw		rw		rw	

位域	名称	描述
31:30	PMODE _y [1:0]	端口 GPIO _x (x = A,B,C,F) 引脚 PIN _y 的模式: 00: 输入模式 01: 通用输出模式 10: 复用功能模式 11: 模拟功能模式 注: x = A,B 时, y = 0...15; x = C 时, y = 13,14,15, 其余位为保留, 保留位为只读; x = F 时, y = 0,1,2, 6,7, 其余位为保留, 保留位为只读。
29:28		
27:26		
25:24		
23:22		
21:20		
19:18		
17:16		
15:14		
13:12		
11:10		
9:8		
7:6		
5:4		
3:2		
1:0		

5.3.3 GPIO 端口输出类型寄存器 (GPIO_x_POTYPE)

偏移地址: 0x04

复位值: 0x0000 0000 (x=A,B,C,F)


31	Reserved														16
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
POT15	POT14	POT13	POT12	POT11	POT10	POT9	POT8	POT7	POT6	POT5	POT4	POT3	POT2	POT1	POT0
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

位域	名称	描述
31:16	Reserved	保留，必须保持复位值。
15:0	POTy	端口 GPIOx (x=A,B,C,F) 引脚 PINy 的输出类型： 0: 输出推挽模式（复位后的状态） 1: 输出开漏模式 注：x=A,B 时，y=0…15； x=C 时，y=13,14,15，其余位为保留，保留位为只读； x=F 时，y=0,1,2, 6,7，其余位为保留，保留位为只读。

5.3.4 GPIO 翻转率配置寄存器 (GPIOx_SR)

偏移地址：0x08

复位值：0x0000 FFFF (x=A,B)；0x0000 E000 (x=C)；0x0000 00C7 (x=F)




位域	名称	描述
31:16	Reserved	保留，必须保持复位值。
15:0	SRy	端口 GPIOx (x=A,B,C,F) 引脚 PINy 的翻转率配置位 0: 快速翻转 1: 慢速翻转 注：x=A,B 时，y=0…15； x=C 时，y=13,14,15，其余位为保留，保留位为只读； x=F 时，y=0,1,2, 6,7，其余位为保留，保留位为只读。

5.3.5 GPIO 端口上下拉寄存器 (GPIOx_PUPD)

偏移地址：0x0C

复位值：0x2400 0000 (x=A)；0x0000 0000 (x=B,C,F)




位域	名称	描述
31:30	PUPDy[1:0]	端口 GPIOx (x=A,B,C,F) 引脚 PINy 的上拉下拉模式：
29:28		00: 无上/下拉
27:26		01: 上拉

位域	名称	描述
25:24		10: 下拉
23:22		11: 保留
21:20		注: $x = A, B$ 时, $y = 0 \dots 15$;
19:18		$x = C$ 时, $y = 13, 14, 15$, 其余位为保留, 保留位为只读;
17:16		$x = F$ 时, $y = 0, 1, 2, 6, 7$, 其余位为保留, 保留位为只读。
15:14		
13:12		
11:10		
9:8		
7:6		
5:4		
3:2		
1:0		

5.3.6 GPIO 端口输入数据寄存器 (GPIOx_PID)

偏移地址: 0x10

复位值: 0x0000 0000 ($x = A, B, C, F$)




位域	名称	描述
31:16	Reserved	保留, 必须保持复位值。
15:0	PIDy	端口 GPIOx ($x = A, B, C, F$) 引脚 PINy 的输入数据 这些位为只读, 读出的值为对应 I/O 口的状态。 注: $x = A, B$ 时, $y = 0 \dots 15$; $x = C$ 时, $y = 13, 14, 15$, 其余位为保留, 保留位为只读; $x = F$ 时, $y = 0, 1, 2, 6, 7$, 其余位为保留, 保留位为只读。

5.3.7 GPIO 端口输出数据寄存器 (GPIOx_POD)

偏移地址: 0x14

复位值: 0x0000 0000 ($x = A, B, C, F$)



位域	名称	描述
31:16	Reserved	保留，必须保持复位值。
15:0	PODy	端口 GPIOx (x = A,B,C,F) 引脚 PINy 的输出数据 这些位可由软件读出或写入，可对相应的 POD 位进行独立的设置/清除。 <i>注：x = A,B 时，y = 0…15；</i> <i>x = C 时，y = 13,14,15，其余位为保留，保留位为只读；</i> <i>x = F 时，y = 0,1,2, 6,7，其余位为保留，保留位为只读。</i>

5.3.8 GPIO 端口位设置/清除寄存器 (GPIOx_PBSC)

偏移地址：0x18

复位值：0x0000 0000 (x = A,B,C,F)


31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PBC15	PBC14	PBC13	PBC12	PBC11	PBC10	PBC9	PBC8	PBC7	PBC6	PBC5	PBC4	PBC3	PBC2	PBC1	PBC0
w	w	w	w	w	w	w	w	w	w	w	w	w	w	w	w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PBS15	PBS14	PBS13	PBS12	PBS11	PBS10	PBS9	PBS8	PBS7	PBS6	PBS5	PBS4	PBS3	PBS2	PBS1	PBS0
w	w	w	w	w	w	w	w	w	w	w	w	w	w	w	w

位域	名称	描述
31:16	PBCy	清除端口 GPIOx (x = A,B,C,F) 的位 y 这些位只能写入。 0: 对相应的 PODy 位不产生影响 1: 清除对应的 PODy 位为 0 <i>注：如果同时设置了 PBSy 和 PBCy 的对应位，PBSy 位起作用。</i> <i>注：x = A,B 时，y = 0…15；</i> <i>x = C 时，y = 13,14,15，其余位为保留，保留位为只读；</i> <i>x = F 时，y = 0,1,2, 6,7，其余位为保留，保留位为只读。</i>
15:0	PBSy	设置端口 GPIOx (x = A,B,C,F) 的位 y 这些位只能写入。 0: 对相应的 PODy 位不产生影响 1: 设置对应的 PODy 位为 1 <i>注：x = A,B 时，y = 0…15；</i> <i>x = C 时，y = 13,14,15，其余位为保留，保留位为只读；</i> <i>x = F 时，y = 0,1,2, 6,7，其余位为保留，保留位为只读。</i>

5.3.9 GPIO 端口锁定置寄存器 (GPIOx_PLOCK)

偏移地址：0x1C

复位值：0x0000 0000 (x = A,B,C,F)




位域	名称	描述
31:17	Reserved	保留，必须保持复位值。
16	PLOCKK	锁键 该位可随时读出，它只可通过锁键写入序列修改。 0：端口配置锁键位未激活 1：端口配置锁键位被激活，下次系统复位前 GPIOx_PLOCK 寄存器被锁住。 锁键写入序列： 写 1 -> 写 0 -> 写 1 -> 读 0 -> (读 1) 最后一个读 1 可省略，但可以用来确认锁键已被激活。 <i>注：在操作锁键写入序列时，不能改变 PLOCK[15:0] 的值。操作锁键写入序列中的任何错误将不能激活锁键。</i>
15:0	PLOCKy	端口 GPIOx (x = A,B,C,F) 引脚 PINy 的配置锁定位 这些位可读可写但只能在 PLOCKK 位为 0 时写入。 0：不锁定端口的配置 1：锁定端口的配置 <i>注：x = A,B 时, y = 0...15;</i> <i>x = C 时, y = 13,14,15, 其余位为保留, 保留位为只读;</i> <i>x = F 时, y = 0,1,2, 6,7, 其余位为保留, 保留位为只读。</i>

5.3.10 GPIO 复用功能低配置寄存器 (GPIOx_AFL)

偏移地址：0x20

复位值：0xFFFF FFFF (x = A,B) ; 0x0000 0000 (x = C) ; 0xFF00 0FFF (x = F)




位域	名称	描述
31:28	AFSELy[3:0]	端口 GPIOx (x = A,B,C,F) 引脚 PINy (y = 0...7) 的复用功能配置位
27:24		0000: AF0
23:20		0001: AF1
19:16		0010: AF2
15:12		0011: AF3
11:8		0100: AF4
7:4		0101: AF5

位域	名称	描述
3:0		0110: AF6 0111: AF7 1000: AF8 1001: AF9 1010: AF10 1011: AF11 1100: AF12 1101: AF13 1110: AF14 1111: AF15 注: $x = A, B$ 时, $y = 0 \cdots 7$; $x = C$ 时, 所有位为保留, 保留位为只读。; $x = F$ 时, $y = 0, 1, 2, 6, 7$, 其余位为保留, 保留位为只读。

5.3.11 GPIO 复用功能高配置寄存器 (GPIOx_AFH)

偏移地址: 0x24

复位值: 0xF00F FFFF ($x = A$) ; 0xFFFF FFFF ($x = B$) ; 0xFFFF0 0000 ($x = C$) ; 0x0000 0000 ($x = F$)




位域	名称	描述	
31:28	AFSELY[3:0]	端口 GPIOx ($x = A, B, C, F$) 引脚 PINy ($y = 8 \cdots 15$) 的复用功能配置位	
27:24			0000: AF0
23:20			0001: AF1
19:16			0010: AF2
15:12			0011: AF3
11:8			0100: AF4
7:4			0101: AF5
3:0			0110: AF6
			0111: AF7
			1000: AF8
			1001: AF9
			1010: AF10
			1011: AF11
			1100: AF12
			1101: AF13
			1110: AF14
	1111: AF15		

位域	名称	描述
		注: $x = A, B$ 时, $y = 8 \cdots 15$; $x = C$ 时, $y = 13, 14, 15$, 其余位为保留, 保留位为只读; $x = F$ 时, 所有位为保留, 保留位为只读。

5.3.12 GPIO 端口位清除寄存器 (GPIOx_PBC)

偏移地址: 0x28

复位值: 0x0000 0000 ($x = A, B, C, F$)



位域	名称	描述
31:16	Reserved	保留, 必须保持复位值。
15:0	PBCy	清除端口 GPIOx ($x = A, B, C, F$) 的位 y 这些位只能写入。 0: 对相应的 PODy 位不产生影响 1: 清除对应的 PODy 位为 0 注: $x = A, B$ 时, $y = 0 \cdots 15$; $x = C$ 时, $y = 13, 14, 15$, 其余位为保留, 保留位为只读; $x = F$ 时, $y = 0, 1, 2, 6, 7$, 其余位为保留, 保留位为只读。

5.3.13 GPIO 驱动能力配置寄存器 (GPIOx_DS)

偏移地址: 0x2C

复位值: 0x0000 0000 ($x = A, B, C, F$)



位域	名称	描述
31:16	Reserved	保留, 必须保持复位值。
15:0	DSy	端口 GPIOx ($x = A, B, C, F$) 引脚 PINy 的驱动能力配置位 0: 高驱动能力 (16mA(5V)/8mA(3.3V)/4mA(1.8V)) 1: 低驱动能力 (8mA(5V)/4mA(3.3V)/2mA(1.8V)) 注: $x = A, B$ 时, $y = 0 \cdots 15$; $x = C$ 时, $y = 13, 14, 15$, 其余位为保留, 保留位为只读;

位域	名称	描述
		$x = F$ 时, $y = 0, 1, 2, 6, 7$, 其余位为保留, 保留位为只读。

5.4 AFIO 寄存器

5.4.1 AFIO 寄存器总览

AFIO 基地址: 0x40010000

表 5-37 AFIO 寄存器总览

Offset	Register	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0			
000h	AFIO_CFG	Reserved										SPI2_NSS	SPI1_NSS	Reserved	ADC_ETRI	ADC_ETRR	EXTI_ETRI [3:0]			EXTI_ETRR [3:0]			Reserved													
	Reset Value											0	0		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
008h	AFIO_EXTI_CFG1	Reserved										EXTI3_CFG [3:0]			EXTI2_CFG [3:0]			EXTI1_CFG [3:0]			EXTI0_CFG [3:0]															
	Reset Value											0	0	0	0	0	0	0	0	0	0	0	0	0	0	0										
00Ch	AFIO_EXTI_CFG2	Reserved										EXTI7_CFG [3:0]			EXTI6_CFG [3:0]			EXTI5_CFG [3:0]			EXTI4_CFG [3:0]															
	Reset Value											0	0	0	0	0	0	0	0	0	0	0	0	0	0	0										
010h	AFIO_EXTI_CFG3	Reserved										EXTI11_CFG [3:0]			EXTI10_CFG [3:0]			EXTI9_CFG [3:0]			EXTI8_CFG [3:0]															
	Reset Value											0	0	0	0	0	0	0	0	0	0	0	0	0	0	0										
014h	AFIO_EXTI_CFG4	Reserved										EXTI15_CFG [3:0]			EXTI14_CFG [3:0]			EXTI13_CFG [3:0]			EXTI12_CFG [3:0]															
	Reset Value											0	0	0	0	0	0	0	0	0	0	0	0	0	0	0										

5.4.2 AFIO 配置寄存器 (AFIO_CFG)

偏移地址: 0x00

复位值: 0x0000 0000

31	Reserved										SPI2_NSS	SPI1_NSS	Reserved	ADC_ETRI	ADC_ETRR	EXTI_ETRI[3:0]			16					
										rw	rw		rw	rw	rw									
15	14												10											0
EXTI_ETRI[3:0]		EXTI_ETRR[3:0]										Reserved												
rw		rw																						


位域	名称	描述
31:24	Reserved	保留, 必须保持复位值。
23	SPI2_NSS	SPI2 的 NSS 模式选择位 (NSS 配置为 AFIO 推挽模式)。 0: NSS 空闲时为高阻态 1: NSS 空闲时为高电平
22	SPI1_NSS	SPI1 的 NSS 模式选择位 (NSS 配置为 AFIO 推挽模式)。 0: NSS 空闲时为高阻态 1: NSS 空闲时为高电平
21	Reserved	保留, 必须保持复位值。
20	ADC_ETRI	ADC 注入转换外部触发重映射

位域	名称	描述
		该位可由软件置'1'或置'0'。它控制与ADC注入转换外部触发相连的触发输入。 0: ADC注入转换外部触发与EXTI(0-15)相连 1: ADC注入转换外部触发与TIM8_CH4相连。
19	ADC_ETRR	ADC规则转换外部触发重映射 该位可由软件置'1'或置'0'。它控制与ADC规则转换外部触发相连的触发输入。 0: ADC规则转换外部触发与EXTI(0-15)相连 1: ADC规则转换外部触发与TIM8_TRGO相连。
18:15	EXTI_ETRI[3:0]	选择中断线注入转换外部触发重映射 0000: 选择EXTI0注入转换外部触发 0001: 选择EXTI1注入转换外部触发 1111: 选择EXTI15注入转换外部触发
14:11	EXTI_ETRR[3:0]	选择中断线规则转换外部触发重映射 0000: 选择EXTI0规则转换外部触发 0001: 选择EXTI1规则转换外部触发 1111: 选择EXTI15规则转换外部触发
10:0	Reserved	保留, 必须保持复位值。

5.4.3 AFIO 外部中断配置寄存器 1 (AFIO_EXTI_CFG1)

偏移地址: 0x08

复位值: 0x0000 0000




位域	名称	描述
31:16	Reserved	保留, 必须保持复位值。
15:0	EXT�x_CFG[3:0]	EXT�x 配置 (x = 0 ... 3) 这些位可由软件读写, 用于选择EXT�x外部中断的输入源。 EXT�0 配置 0000: PA0 引脚 0001: PB0 引脚 0010: 保留 0101: PF0 引脚 其它: 保留 EXT�1 配置 0000: PA1 引脚 0001: PB1 引脚 0010: 保留 0101: PF1 引脚 其它: 保留 EXT�2 配置

位域	名称	描述
		0000: PA2 引脚 0001: PB2 引脚 0010: 保留 0101: PF2 引脚 其它: 保留 EXTI3 配置 0000: PA3 引脚 0001: PB3 引脚 0010: 保留 0101: 保留 其它: 保留

5.4.4 AFIO 外部中断配置寄存器 2 (AFIO_EXTI_CFG2)

偏移地址: 0x0C

复位值: 0x0000 0000




位域	名称	描述
31:16	Reserved	保留, 必须保持复位值。
15:0	EXTIx_CFG[3:0]	EXTIx 配置 (x = 4 ... 7) 这些位可由软件读写, 用于选择 EXTIx 外部中断的输入源。 EXTI4 配置 0000: PA4 引脚 0001: PB4 引脚 0010: 保留 0101: 保留 其它: 保留 EXTI5 配置 0000: PA5 引脚 0001: PB5 引脚 0010: 保留 0101: 保留 其它: 保留 EXTI6 配置 0000: PA6 引脚 0001: PB6 引脚 0010: 保留 0101: PF6 引脚 其它: 保留 EXTI7 配置 0000: PA7 引脚 0001: PB7 引脚 0010: 保留 0101: PF7 引脚 其它: 保留

5.4.5 AFIO 外部中断配置寄存器 3 (AFIO_EXTI_CFG3)

偏移地址: 0x10

复位值: 0x0000 0000




位域	名称	描述
31:16	Reserved	保留，必须保持复位值。
15:0	EXTI _x _CFG[3:0]	EXTI _x 配置 (x = 8... 11) 这些位可由软件读写，用于选择 EXTI _x 外部中断的输入源。 EXTI8 配置 0000: PA8 引脚 0001: PB8 引脚 0010: 保留 0101: 保留 其它: 保留 EXTI9 配置 0000: PA9 引脚 0001: PB9 引脚 0010: 保留 0101: 保留 其它: 保留 EXTI10 配置 0000: PA10 引脚 0001: PB10 引脚 0010: 保留 0101: 保留 其它: 保留 EXTI11 配置 0000: PA11 引脚 0001: PB11 引脚 0010: 保留 0101: 保留 其它: 保留

5.4.6 AFIO 外部中断配置寄存器 4 (AFIO_EXTI_CFG4)

偏移地址: 0x14

复位值: 0x0000 0000



位域	名称	描述
31:16	Reserved	保留，必须保持复位值。
15:0	EXTI _x _CFG[3:0]	EXTI _x 配置 (x = 12 ... 15) 这些位可由软件读写，用于选择 EXTI _x 外部中断的输入源。 EXTI12 配置 0000: PA12 引脚 0001: PB12 引脚 0010: 保留 0101: 保留 其它: 保留 EXTI13 配置 0000: PA13 引脚 0001: PB13 引脚 0010: PC13 引脚 0101: 保留 其它: 保留

位域	名称	描述
		EXTI14 配置 0000: PA14 引脚 0001: PB14 引脚 0010: PC14 引脚 0101: 保留 其它: 保留 EXTI15 配置 0000: PA15 引脚 0001: PB15 引脚 0010: PC15 引脚 0101: 保留 其它: 保留

6 中断和事件

6.1 嵌套向量中断寄存器

特性

- 32 个可屏蔽中断通道（不包含 16 个 Cortex[®]-M0 的中断线）。
- 4 个可编程的优先等级（使用了 2 位中断优先级）；
- 低延迟的异常和中断处理；
- 电源管理控制；
- 系统控制寄存器的实现；

嵌套向量中断控制器（NVIC）和处理器核的接口紧密相连，可以实现低延迟的中断处理和高效地处理晚到的中断。嵌套向量中断控制器管理着包括内核异常等中断。

6.1.1 SysTick 校准值寄存器

系统嘀嗒校准值固定为 6000，当系统嘀嗒时钟设定为 6MHz（HCLK/8 的最大值），产生 1ms 时间基准。


6.1.2 中断和异常向量

表 6-1 向量表

位置	优先级	优先级类型	名称	说明	地址
-	-	-	-	保留(Reserved)	0x0000 0000
-	-3	固定	Reset	复位(Reset)	0x0000 0004
-	-2	固定	NMI	不可屏蔽中断。RCC时钟安全系统(CSS) 连接到NMI向量。	0x0000 0008
-	-1	固定	HardFault	所有类型的错误(fault)	0x0000 000C
-	3	可设置	SVCALL	通过SWI指令调用的系统服务	0x0000 002C
-	5	可设置	PendSV	可挂起的系统服务请求	0x0000 0038
-	6	可设置	SysTick	系统嘀嗒定时器	0x0000 003C
0	7	可设置	WWDG	窗口看门狗中断	0x0000 0040
1	8	可设置	PVD	PVD中断（联接EXTI线16）	0x0000 0044
2	9	可设置	RTC	RTC中断（联接EXTI线17、19和20）	0x0000 0048
3	10	可设置	MMU	MMU全局中断	0x0000 004C
4	11	可设置	FLASH	Flash全局中断	0x0000 0050
5	12	可设置	RCC	RCC全局中断	0x0000 0054
6	13	可设置	EXTI0_1	EXTI线[1:0] 中断	0x0000 0058
7	14	可设置	EXTI2_3	EXTI 线[3:2] 中断	0x0000 005C
8	15	可设置	EXTI4_15	EXTI线[15:4] 中断	0x0000 0060

位置	优先级	优先级类型	名称	说明	地址
9	16	-	保留	-	0x0000 0064
10	17	可设置	DMA_CH1_2	DMA通道1/2中断	0x0000 0068
11	18	可设置	DMA_CH1_2_3_4	DMA通道1/2/3/4中断	0x0000 006C
12	19	可设置	DMA_CH5	DMA通道5中断	0x0000 0070
13	20	可设置	TIM1_BRK_UP_TRG_COM	TIM1刹车、更新、触发和通信中断	0x0000 0074
14	21	可设置	TIM1_CC	TIM1捕获比较中断	0x0000 0078
15	22	可设置	DMA_CH3_4	DMA通道/3/4中断	0x0000 007C
16	23	可设置	TIM3	TIM3全局中断	0x0000 0080
17	24	可设置	USART2	USART2全局中断	0x0000 0084
18	25	可设置	TIM8_BRK_UP_TRG_COM	TIM8刹车、更新、触发和通信中断	0x0000 0088
19	26	可设置	TIM8_CC	TIM8捕获比较中断	0x0000 008C
20	27	可设置	LPTIM/TIM6	LPTIM（联接EXTI线23）/TIM6全局中断	0x0000 0090
21	28	可设置	ADC	ADC全局中断	0x0000 0094
22	29	可设置	SPI2	SPI2全局中断	0x0000 0098
23	30	可设置	I2C1	I2C1全局中断	0x0000 009C
24	31	可设置	I2C2	I2C2全局中断	0x0000 00A0
25	32	可设置	SPI1	SPI1全局中断	0x0000 00A4
26	33	可设置	HDIV/SQRT	除法器/开方运算器全局中断	0x0000 00A8
27	34	可设置	RAMC_ERR	RAMC_ERR全局中断	0x0000 00AC
28	35	可设置	USART1/USART2	USART1/USART2全局中断	0x0000 00B0
29	36	可设置	LPUART	LPUART全局中断（联接EXTI线22）	0x0000 00B4
30	37	可设置	USART1	USART1全局中断	0x0000 00B8
31	38	可设置	COMP	COMP（联接EXTI线18）	0x0000 00BC

中断向量表内 DMA 和 USART1/2 有几对功能重复的向量，下面将重复的向量分为两组：



在使用 DMA 和 USART1/2 中断时，可以任意选择其中一组分组，但同时只能选择其中一组。

6.2 外部中断/事件控制器（EXTI）

6.2.1 简介


外部中断/事件控制器包含 24 个产生中断/事件触发的边沿检测电路，每条输入线可以独立地配置脉冲或挂起输入类型，以及上升沿、下降沿或者双边沿 3 种触发事件类型，也可以独立地被屏蔽。挂起寄存器保持着状态线的中断请求，可通过在挂起寄存器的对应位写‘1’操作，清除中断请求。

6.2.2 主要特性

EXTI 控制器的主要特性如下：

- 支持 24 个软件中断/事件请求
- 每条输入线对应的中断/事件都能独立配置触发或屏蔽
- 每条中断线都有独立的状态位
- 支持脉冲或挂起输入类型
- 支持上升沿、下降沿或双边沿 3 种触发事件类型
- 可唤醒退出低功耗模式

图 6-1 外部中断/事件控制器框图



6.2.3 功能描述

EXTI 包含 24 条中断线，其中 16 条来自 I/O 管脚，另 8 条来自内部模块。要产生中断，必须配置外部中断控制器的 NVIC 中断通道使能相应的中断线。通过沿触发配置寄存器 EXTI_RT_CFG 和 EXTI_FT_CFG 选择上升沿、下降沿或双边沿触发事件类型，并将中断屏蔽寄存器 EXTI_IMASK 的相应位写‘1’开放允许中断请求。当外部中断线上检测到预设的边沿触发极性，将产生一个中断请求，对应的挂起位也随之被置‘1’。在挂起寄存器的对应位写‘1’，将清除该中断请求。

要产生事件，必须配置并使能对应的事件线。根据需要的边沿检测极性，设置上升/下降沿触发配置寄存器，同时在事件屏蔽寄存器的相应位写‘1’允许中断请求。当事件线上发生预设的边沿时，将产生一个事件请求脉冲，对应的挂起位不被置‘1’。

另外，通过在软件中断/事件寄存器写‘1’，也可以通过软件产生中断/事件请求。


- 硬件中断配置，根据需要选择配置 24 条线路作为中断源：
 - ◆ 配置 24 条中断线的屏蔽位（EXTI_IMASK）；
 - ◆ 配置所选中断线的触发配置位（EXTI_RT_CFG 和 EXTI_FT_CFG）；
 - ◆ 配置对应到外部中断控制器的 NVIC 中断通道的使能和屏蔽位，使 24 条中断线中的请求可以被正

确地响应。

- 硬件事件配置，根据需要选择配置 24 条线路作为事件源：
 - ◆ 配置 24 条事件线的屏蔽位（EXTI_EMASK）；
 - ◆ 配置所选事件线的触发配置位（EXTI_RT_CFG 和 EXTI_FT_CFG）。
- 软件中断/事件配置，根据需要选择配置 24 条线路作为软件中断/事件线：
 - ◆ 配置 24 条中断/事件线屏蔽位（EXTI_IMASK,EXTI_EMASK）；
 - ◆ 配置软件中断事件寄存器的请求位（EXTI_SWIE）。

6.2.4 EXTI 线路映射

图 6-2 外部中断通用 I/O 映射



通过 AFIO_EXTI_CFG1~4 配置 GPIO 线上的外部中断/事件，必须先使能 AFIO 时钟。通用 I/O 端口以上图的方式连接到 16 条外部中断/事件线上。另外 8 条 EXTI 线的连接方式如下：

- EXTI 线 16 连接到 PVD 输出
- EXTI 线 17 连接到 RTC 闹钟事件
- EXTI 线 18 连接到 COMP 唤醒事件

- EXTI 线 19 连接到 RTC 入侵检测或 RTC 时间戳唤醒事件
- EXTI 线 20 连接到 RTC 唤醒事件
- EXTI 线 21 保留
- EXTI 线 22 连接到 LPUART 唤醒事件
- EXTI 线 23 连接到 LPTIM 唤醒事件

6.3 EXTI 寄存器

EXTI 基地址：0x40010400

6.3.1 EXTI 寄存器总览

表 6-2 EXTI 寄存器总览

Offset	Register	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
000h	EXTI_IMASK	Reserved										Reserved	IMASK20	IMASK19	IMASK18	IMASK17	IMASK16	IMASK15	IMASK14	IMASK13	IMASK12	IMASK11	IMASK10	IMASK9	IMASK8	IMASK7	IMASK6	IMASK5	IMASK4	IMASK3	IMASK2	IMASK1	IMASK0		
	Reset Value											0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
004h	EXTI_EMASK	Reserved										Reserved	EMASK20	EMASK19	EMASK18	EMASK17	EMASK16	EMASK15	EMASK14	EMASK13	EMASK12	EMASK11	EMASK10	EMASK9	EMASK8	EMASK7	EMASK6	EMASK5	EMASK4	EMASK3	EMASK2	EMASK1	EMASK0		
	Reset Value											0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
008h	EXTI_RT_CFG	Reserved										Reserved	RT_CFG20	RT_CFG19	RT_CFG18	RT_CFG17	RT_CFG16	RT_CFG15	RT_CFG14	RT_CFG13	RT_CFG12	RT_CFG11	RT_CFG10	RT_CFG9	RT_CFG8	RT_CFG7	RT_CFG6	RT_CFG5	RT_CFG4	RT_CFG3	RT_CFG2	RT_CFG1	RT_CFG0		
	Reset Value											0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
00Ch	EXTI_FT_CFG	Reserved										Reserved	FT_CFG20	FT_CFG19	FT_CFG18	FT_CFG17	FT_CFG16	FT_CFG15	FT_CFG14	FT_CFG13	FT_CFG12	FT_CFG11	FT_CFG10	FT_CFG9	FT_CFG8	FT_CFG7	FT_CFG6	FT_CFG5	FT_CFG4	FT_CFG3	FT_CFG2	FT_CFG1	FT_CFG0		
	Reset Value											0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
010h	EXTI_SWIE	Reserved										Reserved	SWIE20	SWIE19	SWIE18	SWIE17	SWIE16	SWIE15	SWIE14	SWIE13	SWIE12	SWIE11	SWIE10	SWIE9	SWIE8	SWIE7	SWIE6	SWIE5	SWIE4	SWIE3	SWIE2	SWIE1	SWIE0		
	Reset Value											0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
014h	EXTI_PEND	Reserved										Reserved	PEND20	PEND19	PEND18	PEND17	PEND16	PEND15	PEND14	PEND13	PEND12	PEND11	PEND10	PEND9	PEND8	PEND7	PEND6	PEND5	PEND4	PEND3	PEND2	PEND1	PEND0		
	Reset Value											0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
018h	EXTI_TS_SEL	Reserved															TSSEL[3:0]																		
	Reset Value																0	0	0	0															

6.3.2 EXTI 中断屏蔽寄存器 (EXTI_IMASK)

偏移地址：0x00

复位值：0x0000 0000

31										24	23	22	21	20	19	18	17	16
Reserved										IMASK23	IMASK22	Reserved	IMASK20	IMASK19	IMASK18	IMASK17	IMASK16	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0			
IMASK15	IMASK14	IMASK13	IMASK12	IMASK11	IMASK10	IMASK9	IMASK8	IMASK7	IMASK6	IMASK5	IMASK4	IMASK3	IMASK2	IMASK1	IMASK0			
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw			

位域	名称	描述
31:24	Reserved	保留，必须保持复位值。
23:22	IMASKx	线 x 上的中断屏蔽（x 表示 22, 23） 0: 屏蔽来自线 x 上的中断请求； 1: 开放来自线 x 上的中断请求。
21	Reserved	保留，必须保持复位值。
20:0	IMASKx	线 x 上的中断屏蔽（x 表示 0, 1, 2...19, 20） 0: 屏蔽来自线 x 上的中断请求； 1: 开放来自线 x 上的中断请求。

6.3.3 EXTI 事件屏蔽寄存器（EXTI_EMASK）

偏移地址：0x04

复位值：0x0000 0000

31										24	23	22	21	20	19	18	17	16
Reserved										EMASK23	EMASK22	Reserved	EMASK20	EMASK19	EMASK18	EMASK17	EMASK16	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0			
EMASK15	EMASK14	EMASK13	EMASK12	EMASK11	EMASK10	EMASK9	EMASK8	EMASK7	EMASK6	EMASK5	EMASK4	EMASK3	EMASK2	EMASK1	EMASK0			
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw			

位域	名称	描述
31:24	Reserved	保留，必须保持复位值。
23:22	EMASKx	线 x 上的事件屏蔽（x 表示 22, 23） 0: 屏蔽来自线 x 上的事件请求； 1: 开放来自线 x 上的事件请求。
21	Reserved	保留，必须保持复位值。
20:0	EMASKx	线 x 上的事件屏蔽（x 表示 0, 1, 2...19, 20） 0: 屏蔽来自线 x 上的事件请求； 1: 开放来自线 x 上的事件请求。

6.3.4 EXTI 上升沿触发配置寄存器（EXTI_RT_CFG）

偏移地址：0x08

复位值：0x0000 0000

31				24				23		22		21		20		19		18		17		16									
Reserved										RT_CFG23	RT_CFG22	Reserved		RT_CFG20	RT_CFG19	RT_CFG18	RT_CFG17	RT_CFG16													
15		14		13		12		11		10		9		8		7		6		5		4		3		2		1		0	
RT_CFG15	RT_CFG14	RT_CFG13	RT_CFG12	RT_CFG11	RT_CFG10	RT_CFG9	RT_CFG8	RT_CFG7	RT_CFG6	RT_CFG5	RT_CFG4	RT_CFG3	RT_CFG2	RT_CFG1	RT_CFG0																
rw		rw		rw		rw		rw		rw		rw		rw		rw		rw		rw		rw		rw		rw		rw		rw	

位域	名称	描述
31:24	Reserved	保留，必须保持复位值。
23:22	RT_CFGx	线 x 上的上升沿触发配置位（x 表示 22, 23） 0: 禁止输入线 x 上的上升沿触发（中断和事件） 1: 允许输入线 x 上的上升沿触发（中断和事件）
21	Reserved	保留，必须保持复位值。
20:0	RT_CFGx	线 x 上的上升沿触发配置位（x 表示 0, 1, 2...19, 20） 0: 禁止输入线 x 上的上升沿触发（中断和事件） 1: 允许输入线 x 上的上升沿触发（中断和事件）

6.3.5 EXTI 下降沿触发配置寄存器（EXTI_FT_CFG）

偏移地址：0x0C

复位值：0x0000 0000

31				24				23		22		21		20		19		18		17		16									
Reserved										FT_CFG23	FT_CFG22	Reserved		FT_CFG20	FT_CFG19	FT_CFG18	FT_CFG17	FT_CFG16													
15		14		13		12		11		10		9		8		7		6		5		4		3		2		1		0	
FT_CFG15	FT_CFG14	FT_CFG13	FT_CFG12	FT_CFG11	FT_CFG10	FT_CFG9	FT_CFG8	FT_CFG7	FT_CFG6	FT_CFG5	FT_CFG4	FT_CFG3	FT_CFG2	FT_CFG1	FT_CFG0																
rw		rw		rw		rw		rw		rw		rw		rw		rw		rw		rw		rw		rw		rw		rw		rw	

位域	名称	描述
31:24	Reserved	保留，必须保持复位值。
23:22	FT_CFGx	线 x 上的下降沿触发配置位（x 表示 22, 23） 0: 禁止输入线 x 上的下降沿触发（中断和事件） 1: 允许输入线 x 上的下降沿触发（中断和事件）
21	Reserved	保留，必须保持复位值。
20:0	FT_CFGx	线 x 上的下降沿触发配置位（x 表示 0, 1, 2...19, 20） 0: 禁止输入线 x 上的下降沿触发（中断和事件） 1: 允许输入线 x 上的下降沿触发（中断和事件）

6.3.6 EXTI 软件中断事件寄存器（EXTI_SWIE）

偏移地址：0x10

复位值：0x0000 0000

31				24				23		22		21		20		19		18		17		16									
Reserved										SWIE23	SWIE22	Reserved		SWIE20	SWIE19	SWIE18	SWIE17	SWIE16													
15		14		13		12		11		10		9		8		7		6		5		4		3		2		1		0	
SWIE15	SWIE14	SWIE13	SWIE12	SWIE11	SWIE10	SWIE9	SWIE8	SWIE7	SWIE6	SWIE5	SWIE4	SWIE3	SWIE2	SWIE1	SWIE0																
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw		

位域	名称	描述
31:24	Reserved	保留，必须保持复位值。
23:22	SWIE _x	线 x 上的软件中断（x 表示 22, 23） 当该位为'0'时，写'1'将设置 EXTI_PEND 中相应的挂起位。如果在 EXTI_IMASK 和 EXTI_EMASK 中允许产生该中断，此时将产生一个中断。 <i>注：通过写入'1'清除 EXTI_PEND 的对应位，可以清除该位为'0'。</i>
21	Reserved	保留，必须保持复位值。
20:0	SWIE _x	线 x 上的软件中断（x 表示 0, 1, 2...19, 20） 当该位为'0'时，写'1'将设置 EXTI_PEND 中相应的挂起位。如果在 EXTI_IMASK 和 EXTI_EMASK 中允许产生该中断，此时将产生一个中断。 <i>注：通过写入'1'清除 EXTI_PEND 的对应位，可以清除该位为'0'。</i>

6.3.7 EXTI 挂起寄存器 (EXTI_PEND)

偏移地址：0x14

复位值：0x0000 0000


31				24				23		22		21		20		19		18		17		16									
Reserved										PEND23	PEND22	Reserved		PEND20	PEND19	PEND18	PEND17	PEND16													
15		14		13		12		11		10		9		8		7		6		5		4		3		2		1		0	
PEND15	PEND14	PEND13	PEND12	PEND11	PEND10	PEND9	PEND8	PEND7	PEND6	PEND5	PEND4	PEND3	PEND2	PEND1	PEND0																
rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1			

位域	名称	描述
31:24	Reserved	保留，必须保持复位值。
23:22	PEND _x	线 x 上的挂起位（x 表示 22, 23） 0：没有发生挂起请求 1：发生了挂起触发请求 当外部中断线上发生了选择的边沿触发事件，该位被置'1'。在该位中写入'1'可以清除它，也可以通过改变边沿检测的极性清除此位。
21	Reserved	保留，必须保持复位值。
20:0	PEND _x	线 x 上的挂起位（x 表示 0, 1, 2...19, 20） 0：没有发生挂起请求 1：发生了挂起触发请求 当外部中断线上发生了选择的边沿触发事件，该位被置'1'。在该位中写入'1'可以清除它，也可以通过改变边沿检测的极性清除此位。

6.3.8 EXTI 时间戳触发源选择寄存器 (EXTI_TS_SEL)

偏移地址: 0x18

复位值: 0x0000 0000



位域	名称	描述
31:4	Reserved	保留, 必须保持复位值。
3:0	TSSEL[3:0]	选择外部中断输入作为时间戳事件的触发源 0000: 选择 EXTI0 作为时间戳事件的触发源; 0001: 选择 EXTI1 作为时间戳事件的触发源; 1111: 选择 EXTI15 作为时间戳事件的触发源。

7 DMA 控制器

7.1 简介

DMA 控制器总共可以访问 5 个 AHB 从机：Flash、SRAM、ADC、APB1 和 APB2。DMA 控制器由 CPU 控制以执行从源到目的的快速数据移动。配置完成后，无需 CPU 干预即可传输数据。因此，可以释放 CPU 用于其他计算/控制任务或节省整体系统功耗。

MCU 的主要架构是具有循环仲裁方案的多层 AHB-Lite 总线结构。DMA 和 CPU 内核可以并行访问不同的从机，也可以顺序访问相同的从机。

DMA 控制器有 5 个逻辑通道。每个逻辑通道用于服务来自单个或多个外设的内存访问请求。内部仲裁器控制不同 DMA 通道的优先级。


7.2 主要特性

DMA 主要特性：

- 5 个可独立配置的 DMA 通道。
- 每个 DMA 通道支持硬件请求和软件触发来启动传输，并由软件配置。
- 每个 DMA 通道都有专用的软件优先级（DMA_CHCFGx.PRIOLVL[1:0]位，对应 4 个优先级），可以单独配置。具有相同软件优先级的通道将进一步比较硬件索引（通道号）以确定最终优先级（索引号越低的通道优先级越高）。
- 可配置的源和目标大小。地址设置应与数据大小相对应。
- 每个通道可配置循环传输模式。
- 每个通道有 3 个独立的事件标志和中断（传输完成、半传输、传输错误）和 1 个全局中断标志（由 3 个事件的逻辑或设置）。
- 支持内存到内存、内存到外设和外设到内存三种传输类型。
- 共访问 5 个 AHB 从机：Flash、SRAM、ADC、APB1 和 APB2。
- 可配置数据传输数（0~65535）。

7.3 功能框图

图 7-1 DMA 框图



7.4 功能描述

DMA 控制器和 Cortex™-M0 内核共享相同的系统数据总线。当 CPU 和 DMA 同时访问同一个目标（RAM 或外设）时，DMA 请求会暂停 CPU 访问系统总线几个周期，由总线仲裁器进行循环调度。这允许 CPU 获得至少一半的系统总线（内存或外围设备）带宽。

7.4.1 DMA 操作

DMA 请求可以由硬件外设或软件触发，DMA 控制器根据通道的优先级处理请求。根据配置的传输地址和位宽从源地址读取数据，然后将读取的数据存储在目的地址空间中。一次操作后，控制器计算剩余传输次数，并更新下一次传输的源地址和目的地址。

每个 DMA 数据传输包括三个操作：

- 数据访问：根据传输方向确定源地址（DMA_PADDR_x 或 DMA_MADDR_x），从源地址读取数据。
- 数据存储：根据传输方向确定目的地址（DMA_PADDR_x 或 DMA_MADDR_x），将读取的数据存储到目的地址空间。
- 计算未完成操作的数量，对 DMA_TXNUM_x 寄存器进行减量操作，更新下一个操作的源地址和目的地址。

7.4.2 通道优先级和仲裁器

DMA 使用仲裁策略来处理来自不同通道的多个请求。每个通道的优先级可在通道控制寄存器 (DMA_CHCFG_x) 中进行编程。

4 个优先级:

- ◆ 非常高优先级
- ◆ 高优先级
- ◆ 中优先级
- ◆ 低优先级

默认情况下, 如果编程的优先级相同, 则索引较低的通道具有较高的优先级。

对于内存到内存的传输, 在 4 次传输操作后进行重新仲裁。

对于与外设相关的传输, 每次传输操作后都会进行重新仲裁。

7.4.3 DMA 通道和传输数量

每个通道都可以在指定地址的外设寄存器和内存地址之间进行 DMA 传输。DMA 传输的数据数量是可编程的, 最大支持值为 65535。DMA_TXNUM 寄存器在每次传输后递减。

7.4.4 可编程的数据位宽

外设和内存传输数据位宽支持字节、半字和字, 可以通过 DMA_CHCFGx.PSIZE 和 DMA_CHCFGx.MSIZE 进行编程。

当 DMA_CHCFGx.PSIZE 和 DMA_CHCFGx.MSIZE 不同时, DMA 模块根据表 7-1 对齐数据。

表 7-1 可编程的数据宽度和大小端操作(当 PINC = MINC = 1)

Source width (bit)	Destination width (bit)	Number of transfer (bit)	Source: Address / data	Transfer operations (R: Read, W: Write)	Destination: Address / data
8	8	4	0x0 / B0 0x1 / B1 0x2 / B2 0x3 / B3	1: R B0 [7:0] @0x0, W B0 [7:0] @0x0 2: R B1 [7:0] @0x1, W B1 [7:0] @0x1 3: R B2 [7:0] @0x2, W B2 [7:0] @0x2 4: R B3 [7:0] @0x3, W B3 [7:0] @0x3	0x0 / B0 0x1 / B1 0x2 / B2 0x3 / B3
8	16	4	0x0 / B0 0x1 / B1 0x2 / B2 0x3 / B3	1: R B0 [7:0] @0x0, W 00B0 [15:0] @0x0 2: R B1 [7:0] @0x1, W 00B1 [15:0] @0x2 3: R B2 [7:0] @0x2, W 00B2 [15:0] @0x4 4: R B3 [7:0] @0x3, W 00B3 [15:0] @0x6	0x0 / 00B0 0x2 / 00B1 0x4 / 00B2 0x6 / 00B3
8	32	4	0x0 / B0 0x1 / B1 0x2 / B2 0x3 / B3	1: R B0 [7:0] @0x0, W 000000B0 [31:0] @0x0 2: R B1 [7:0] @0x1, W 000000B1 [31:0] @0x4 3: R B2 [7:0] @0x2, W 000000B2 [31:0] @0x8 4: R B3 [7:0] @0x3, W 000000B3 [31:0] @0xC	0x0 / 000000B0 0x4 / 000000B1 0x8 / 000000B2 0xC / 000000B3
16	8	4	0x0 / B1B0 0x2 / B3B2 0x4 / B5B4 0x6 / B7B6	1: R B1B0 [15:0] @0x0, W B0 [7:0] @0x0 2: R B3B2 [15:0] @0x2, W B2 [7:0] @0x1 3: R B5B4 [15:0] @0x4, W B4 [7:0] @0x2 4: R B7B6 [15:0] @0x6, W B6 [7:0] @0x3	0x0 / B0 0x1 / B2 0x2 / B4 0x3 / B6

Source width (bit)	Destination width (bit)	Number of transfer (bit)	Source: Address / data	Transfer operations (R: Read, W: Write)	Destination: Address / data
16	16	4	0x0 / B1B0 0x2 / B3B2 0x4 / B5B4 0x6 / B7B6	1: R B1B0 [15:0] @0x0, W B1B0 [15:0] @0x0 2: R B3B2 [15:0] @0x2, W B3B2 [15:0] @0x2 3: R B5B4 [15:0] @0x4, W B5B4 [15:0] @0x4 4: R B7B6 [15:0] @0x6, W B7B6 [15:0] @0x6	0x0 / B1B0 0x2 / B3B2 0x4 / B5B4 0x6 / B7B6
16	32	4	0x0 / B1B0 0x2 / B3B2 0x4 / B5B4 0x6 / B7B6	1: R B1B0 [15:0] @0x0, W 0000B1B0 [31:0] @0x0 2: R B3B2 [15:0] @0x2, W 0000B3B2 [31:0] @0x4 3: R B5B4 [15:0] @0x4, W 0000B5B4 [31:0] @0x8 4: R B7B6 [15:0] @0x6, W 0000B7B6 [31:0] @0xC	0x0 / 0000B1B0 0x4 / 0000B3B2 0x8 / 0000B5B4 0xC / 0000B7B6
32	8	4	0x0 / B3B2B1B0 0x4 / B7B6B5B4 0x8 / BBBAB9B8 0xC / BFBEBDBC	1: R B3B2B1B0 [31:0] @0x0, W B0 [7:0] @0x0 2: R B7B6B5B4 [31:0] @0x4, W B4 [7:0] @0x1 3: R BBBAB9B8 [31:0] @0x8, W B8 [7:0] @0x2 4: R BFBEBDBC [31:0] @0xC, W BC [7:0] @0x3	0x0 / B0 0x1 / B4 0x2 / B8 0x3 / BC
32	16	4	0x0 / B3B2B1B0 0x4 / B7B6B5B4 0x8 / BBBAB9B8 0xC / BFBEBDBC	1: R B3B2B1B0 [31:0] @0x0, W B1B0 [15:0] @0x0 2: R B7B6B5B4 [31:0] @0x4, W B5B4 [15:0] @0x2 3: R BBBAB9B8 [31:0] @0x8, W B9B8 [15:0] @0x4 4: R BFBEBDBC [31:0] @0xC, W BDBC [15:0] @0x6	0x0 / B1B0 0x2 / B5B4 0x4 / B9B8 0x6 / BDBC
32	32	4	0x0 / B3B2B1B0 0x4 / B7B6B5B4 0x8 / BBBAB9B8 0xC / BFBEBDBC	1: R B3B2B1B0 [31:0] @0x0, W B3B2B1B0 [31:0] @0x0 2: R B7B6B5B4 [31:0] @0x4, W B7B6B5B4 [31:0] @0x4 3: R BBBAB9B8 [31:0] @0x8, W BBBAB9B8 [31:0] @0x8 4: R BFBEBDBC [31:0] @0xC, W BFBEBDBC [31:0] @0xC	0x0 / B3B2B1B0 0x4 / B7B6B5B4 0x8 / BBBAB9B8 0xC / BFBEBDBC

注意:

DMA 总是向 HWDATA[31:0]提供完整的 32 位数据，无论它是什么目标大小（HSIZE 仍然遵循设备支持字节/半字操作的目标大小设置）。它提供的 HWDATA[31:0]遵循以下规则：

- 当源大小小于目标大小时，DMA 用 0 填充 MSB，直到它们的大小匹配并将其复制为 32 位。例如，源是 8 位数据 0x55，目标大小是 16 位。DMA 用 0 填充源数据使其成为 16 位 0x0055，然后将其复制为 32 位数据 0x0055_0055 并提供给 HWDATA[31:0]；（如果目标大小为 32 位，则 DMA 只会用 0 填充源数据）。
- 当源大小大于或等于目标大小且小于 32 位时，DMA 将源数据复制到 32 位数据。例如，源数据为 8 位数据 0x1F，HWDATA[31:0] = 0x1F1F_1F1F。如果源数据是 16 位数据 0x2345，则 HWDATA[31:0] = 0x2345_2345。

这保证了仅支持字操作的外设不会产生总线错误，并且所需的数据仍然可以通过额外的位（即 0 填充）移动到我们要的位置。如果用户想要配置一个 8 位寄存器但与 32 位地址边界对齐，则源大小应设置为 8 位，目标大小应设置为 32 位，因此额外的位将用 0 填充。

7.4.5 外设/内存地址递增

DMA_CHCFGx.PINC 和 DMA_CHCFGx.MINC 分别控制外设地址和内存地址是否使能自动递增模式。软件在传输过程中不能写（可以读）地址寄存器。

- 在自动递增模式下，下一个要传输的地址在每次传输后根据数据位宽（1、2 或 4）自动增加。第一次传输的地址存储在 DMA_PADDRx 或 DMA_MADDRx 寄存器中。
- 在固定模式下，地址始终固定为初始地址。

在传输结束时（即传输计数变为 0），将根据当前是否工作于循环模式进行不同的处理。

- 在非循环模式下，DMA 在传输完成后停止。要开始新的 DMA 传输，需要在禁用 DMA 通道的情况下重写 DMA_TXNUMx 寄存器中的传输数量。
- 在循环模式下，在传输结束时，DMA_TXNUMx 寄存器的内容会自动重新加载其初始值，并且当前内部外设或内存地址也会重新加载 DMA_PADDRx 或 DMA_MADDRx 寄存器设置的初始基地址。

7.4.6 通道配置流程

详细配置流程如下：

1. 配置中断屏蔽位，1：启用中断，0：禁用中断。
2. 配置通道外设地址和内存地址以及传输方向。
3. 配置通道优先级，0：最低，3：最高。
4. 配置外设和内存地址增量。
5. 配置通道传输块大小。
6. 如有必要，配置循环模式。
7. 如果是存储器到存储器，配置 MEM2MEM 模式（注：要配置 DMA 工作在 M2M 模式，用户需要将相应的通道选择值设置为保留值，例如 47）。
8. 在通道 1~8 上重复第 1~8 步。
9. 最后使能相应通道。

如果使用软件提供中断服务，则软件必须查询中断状态寄存器以检查发生了哪个中断（软件需要向中断标志清除位写 1 来清除相应的中断）。在使能通道之前，应清除该通道对应的所有中断。

如果中断是传输完成中断，软件可以配置下一次传输，或者向用户报告该通道传输完成。

注意：DMA 用户权限管理仅支持 DMA 配置寄存器的用户与 DMA 使能的用户为同一用户，否则会导致 DMA 传输错误发生。

7.4.7 流量控制

支持三种主要的流量控制：

- 存储器到存储器
- 存储器到外设
- 外设到存储器

流控制由每个 DMA 通道配置寄存器中的两个寄存器位控制。流控制用于控制 DMA 通道的源/目标和方向。

表 7-2 流量控制表

DMA_CHCFGx.MEM2MEM	DMA_CHCFGx.DIR	Source	Destination	Transfer
1	x	Memory	Memory	AHB read to AHB write, can do back2back transfer
0	1	Memory	AHB Peripheral	AHB read to AHB write, single transfer
			APB Peripheral	AHB read to APB write, single transfer
0	0	AHB Peripheral	Memory	AHB read to AHB write, single transfer
		APB Peripheral		APB read to AHB write, single transfer

7.4.8 循环模式

循环模式用于处理循环缓冲区和连续数据传输（如 ADC 扫描模式）。DMA_CHCFGx.CIRC 用于启用此功能。激活循环模式时，如果要传输的数据数变为 0，则在配置通道时会自动恢复到初始值，继续进行 DMA 操作。

如果用户想关闭循环模式，用户需要向 DMA_CHCFGx.CHEN 写入 0 以禁用 DMA 通道，然后向 DMA_CHCFGx.CIRC 写入 0（当 DMA_CHCFGx.CHEN 为 1 时，DMA_CHCFGx 寄存器中的其他位不能被改写）。

7.4.9 错误管理

对保留地址区域的 DMA 访问会导致 DMA 传输错误。发生错误时，设置传输错误标志，硬件自动清除当前 DMA 通道使能位（DMA_CHCFGx.CHEN），通道操作停止。如果在 DMA_CHCFGx 寄存器中设置了传输错误中断使能位，则会产生中断。

7.4.10 中断

- 传输完成中断：
通道数据传输完成时会产生中断。中断是一个电平信号。每个通道都有其专用的中断、中断屏蔽控制和中断状态位。当中断标志清除位被设置时，中断状态位被清除。
- 半传输中断：
当传输了一半的通道数据时会产生中断。中断是一个电平信号。每个通道都有其专用的中断、中断屏蔽控制和中断状态位。当中断标志清除位被设置时，中断状态位被清除。
- 传输错误中断：

总线返回错误时产生中断。中断是一个电平信号。每个通道都有其专用的中断、中断屏蔽控制和中断状态位。当中断标志清除位被设置时，中断状态位被清除。

表 7-3 DMA 中断请求

中断事件	事件标志位	使能控制位
半传输	HTXF	HTXIE
传输完成	TXCF	TXCIE
传输错误	ERRF	ERRIE

7.4.11 DMA 请求映射

总共有来自所有外设的 35 个 DMA 请求。为了获得更好的支持和完全的灵活性，可以使用寄存器位来选择将哪个 DMA 请求映射到哪个 DMA 通道。下表显示了外设的 DMA 请求到 DMA 控制器的 DMA 通道的映射方案。

注意：DMA 不同通道不能使用同一请求源，否则只有优先级较高的通道会被触发。

表 7-4 DMA 请求映射

DMA request source select	Peripheral DMA request	DMA channel select	Peripheral DMA request
sel = 0	adc_dma	sel = 24	Tim1_ch2
sel = 1	Usart1_tx	sel = 25	Tim1_ch3
sel = 2	Usart1_rx	sel = 26	Tim1_ch4
sel = 3	Usart2_tx	sel = 27	Tim1_com
sel = 4	Usart2_rx	sel = 28	Tim1_up
sel = 5	Lpuart_tx	sel = 29	Tim1_trig
sel = 6	Lpuart_rx	sel = 30	Tim8_ch1
sel = 7	Reserved	sel = 31	Tim8_ch2
sel = 8	Reserved	sel = 32	Tim8_ch3
sel = 9	Reserved	sel = 33	Tim8_ch4
sel = 10	Reserved	sel = 34	Tim8_com
sel = 11	Reserved	sel = 35	Tim8_up
sel = 12	Reserved	sel = 36	Tim8_trig
sel = 13	Spi1_tx	sel = 37	Tim3_ch1
sel = 14	Spi1_rx	sel = 38	Tim3_ch3
sel = 15	Spi2_tx	sel = 39	Tim3_ch4
sel = 16	Spi2_rx	sel = 40	Tim3_up
sel = 17	Reserved	sel = 41	Tim3_trig
sel = 18	Reserved	sel = 42	Reserved
sel = 19	I2c1_tx	sel = 43	Reserved
sel = 20	I2c1_rx	sel = 44	Reserved
sel = 21	I2c2_tx	sel = 45	Reserved
sel = 22	I2c2_rx	sel = 46	TIM6
sel = 23	Tim1_ch1	-	-

7.5 DMA 寄存器

7.5.1 DMA 寄存器总览

表 7-5 DMA 寄存器总览

Offset	Register	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
000h	DMA_INTSTS	Reserved													ERRF5	HTXF5	TXCF5	GLBF5	ERRF4	HTXF4	TXCF4	GLBF4	ERRF3	HTXF3	TXCF3	GLBF3	ERRF2	HTXF2	TXCF2	GLBF2	ERRF1	HTXF1	TXCF1	GLBF1
	Reset Value	0													0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
004h	DMA_INTCLR	Reserved													CERRF5	CHTXF5	CTXCF5	CGLBF5	CERRF4	CHTXF4	CTXCF4	CGLBF4	CERRF3	CHTXF3	CTXCF3	CGLBF3	CERRF2	CHTXF2	CTXCF2	CGLBF2	CERRF1	CHTXF1	CTXCF1	CGLBF1
	Reset Value	0													0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
008h	DMA_CHCFG1	Reserved													MEM2MEM	PRIOLVL[1:0]	MSIZE[1:0]	PSIZE[1:0]	MINC	PINC	CIRC	DIR	ERRIE	HTXIE	TXCIE	CHEN								
	Reset Value	0													0	0	0	0	0	0	0	0	0	0	0	0								
00Ch	DMA_TXNUM1	Reserved													NDTX[15:0]																			
	Reset Value	0													0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
010h	DMA_PADDR1	ADDR[31:0]																																
	Reset Value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
014h	DMA_MADDR1	ADDR[31:0]																																
	Reset Value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
018h	DMA_CHSEL1	Reserved																									CH_SEL[5:0]							
	Reset Value	0																									0	0	0	0	0	0		
01Ch	DMA_CHCFG2	Reserved													MEM2MEM	PRIOLVL[1:0]	MSIZE[1:0]	PSIZE[1:0]	MINC	PINC	CIRC	DIR	ERRIE	HTXIE	TXCIE	CHEN								
	Reset Value	0													0	0	0	0	0	0	0	0	0	0	0	0								
020h	DMA_TXNUM2	Reserved													NDTX[15:0]																			
	Reset Value	0													0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0		
024h	DMA_PADDR2	ADDR[31:0]																																
	Reset Value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
028h	DMA_MADDR2	ADDR[31:0]																																
	Reset Value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
02Ch	DMA_CHSEL2	Reserved																									CH_SEL[5:0]							
	Reset Value	0																									0	0	0	0	0	0		
030h	DMA_CHCFG3	Reserved													MEM2MEM	PRIOLVL[1:0]	MSIZE[1:0]	PSIZE[1:0]	MINC	PINC	CIRC	DIR	ERRIE	HTXIE	TXCIE	CHEN								
	Reset Value	0													0	0	0	0	0	0	0	0	0	0	0	0								
034h	DMA_TXNUM3	Reserved													NDTX[15:0]																			
	Reset Value	0													0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0		
038h	DMA_PADDR3	ADDR[31:0]																																
	Reset Value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
03Ch	DMA_MADDR3	ADDR[31:0]																																
	Reset Value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
040h	DMA_CHSEL3	Reserved																									CH_SEL[5:0]							
	Reset Value	0																									0	0	0	0	0	0		
044h	DMA_CHCFG4	Reserved													MEM2MEM	PRIOLVL[1:0]	MSIZE[1:0]	PSIZE[1:0]	MINC	PINC	CIRC	DIR	ERRIE	HTXIE	TXCIE	CHEN								
	Reset Value	0													0	0	0	0	0	0	0	0	0	0	0	0								
048h	DMA_TXNUM4	Reserved													NDTX[15:0]																			
	Reset Value	0													0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0		
04Ch	DMA_PADDR4	ADDR[31:0]																																
	Reset Value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
050h	DMA_MADDR4	ADDR[31:0]																																
	Reset Value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
054h	DMA_CHSEL4	Reserved																									CH_SEL[5:0]							
	Reset Value	0																									0	0	0	0	0	0		
058h	DMA_CHCFG5	Reserved													MEM2MEM	PRIOLVL[1:0]	MSIZE[1:0]	PSIZE[1:0]	MINC	PINC	CIRC	DIR	ERRIE	HTXIE	TXCIE	CHEN								
	Reset Value	0													0	0	0	0	0	0	0	0	0	0	0	0								
05Ch	DMA_TXNUM5	Reserved													NDTX[15:0]																			
	Reset Value	0													0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0		
060h	DMA_PADDR5	ADDR[31:0]																																
	Reset Value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
064h	DMA_MADDR5	ADDR[31:0]																																

Offset	Register	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	Reset Value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
068h	DMA_CHSEL5	Reserved																									CH_SEL[5:0]						
	Reset Value																										0	0	0	0	0		

7.5.2 DMA 中断状态寄存器 (DMA_INTSTS)

偏移地址: 0x00

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
Reserved													ERRF5	HTXF5	TXCF5	GLBF5
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
ERRF4	HTXF4	TXCF4	GLBF4	ERRF3	HTXF3	TXCF3	GLBF3	ERRF2	HTXF2	TXCF2	GLBF2	ERRF1	HTXF1	TXCF1	GLBF1	
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	

位域	名称	描述
19/15/11/7/3	ERRFx	通道 x(x = 1...5)的传输错误标志。 发生传输错误时，硬件设置该位。该位由软件通过向 DMA_INTCLR.CERRFx 位写 1 清零。 0: 通道 x 上没有发生传输错误。 1: 通道 x 上发生传输错误。
18/14/10/6/2	HTXFx	通道 x(x = 1...5)的半传输标志。 当半传输完成时，硬件设置该位。该位由软件通过向 DMA_INTCLR.CHTXFx 位写 1 清零。 0: 通道 x 上的半传输尚未完成。 1: 通道 x 上的半传输已完成。
17/13/9/5/1	TXCFx	通道 x(x = 1...5)的传输完成标志。 当传输完成时，硬件设置该位。该位由软件通过向 DMA_INTCLR.CTXCFx 位写 1 清零。 0: 通道 x 上的传输尚未完成。 1: 通道 x 上的传输已完成。
16/12/8/4/0	GLBFx	通道 x(x = 1...5)的全局标志。 当该通道中发生任何中断事件时，硬件设置该位。该位由软件通过向 DMA_INTCLR.CGLBFx 位写 1 清零。 0: 通道 x 上没有发生传输错误、半传输或传输完成事件。 1: 通道 x 上发生传输错误、半传输或传输完成事件之一。

7.5.3 DMA 中断标志清除寄存器 (DMA_INTCLR)

偏移地址: 0x04

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved												CERRF5	CHTXF5	CTXCF5	CGLBF5
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CERRF4	CHTXF4	CTXCF4	CGLBF4	CERRF3	CHTXF3	CTXCF3	CGLBF3	CERRF2	CHTXF2	CTXCF2	CGLBF2	CERRF1	CHTXF1	CTXCF1	CGLBF1
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

位域	名称	描述
19/15/11/7/3	CERRFx	清除通道 x(x = 1...5)的传输错误标志。 软件可以设置该位来清除相应通道的 ERRF。 0: 无动作。 1: 复位相应通道的 DMA_INTSTS.ERRF 位。
18/14/10/6/2	CHTXFx	清除通道 x(x = 1...5)的半传输标志。 软件可以设置该位来清除相应通道的 HTXF。 0: 无动作。 1: 复位相应通道的 DMA_INTSTS.HTXF 位。
17/13/9/5/1	CTXCFx	清除通道 x(x = 1...5)的传输完成标志。 软件可以设置该位来清除相应通道的 TXCF。 0: 无动作。 1: 复位相应通道的 DMA_INTSTS.TXCF 位。
16/12/8/4/0	CGLBFx	清除通道 x(x = 1...5)的全局事件标志。 软件可以设置该位来清除相应通道的 GLBF。 0: 无动作。 1: 复位相应通道的 DMA_INTSTS.GLBF 位。

7.5.4 DMA 通道 x 配置寄存器 (DMA_CHCFGx)

注: x 为通道号, x = 1...5

偏移地址: 0x08+20 * (x-1)

复位值: 0x0000 0000

31	Reserved														16
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	MEM2MEM	PRIOLVL[1:0]	MSIZE[1:0]	PSIZE[1:0]	MINC	PINC	CIRC	DIR	ERRIE	HTXIE	TXCIE	CHEN			
	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

位域	名称	描述
31:15	Reserved	保留, 必须保持复位值。
14	MEM2MEM	存储器到存储器模式。 当通道尚未使能时, 软件可以将此通道配置为存储器到存储器传输。 0: 存储器和外设之间的通道传输。 1: 通道设置为存储器到存储器间的传输。
13:12	PRIOLVL[1:0]	通道优先级。

位域	名称	描述
		当通道未使能时，软件可以编程通道优先级。 00: 低 01: 中 10: 高 11: 非常高
11:10	MSIZE[1:0]	存储器数据大小。 软件可以配置从/向存储器地址读取/写入的数据大小。 00: 8 位 01: 16 位 10: 32 位 11: 保留
9:8	PSIZE[1:0]	外设数据大小。 软件可以配置从/向外设地址读取/写入的数据大小。 00: 8 位 01: 16 位 10: 32 位 11: 保留
7	MINC	存储器地址递增模式。 软件可以使能/禁能存储器地址递增模式。 0: 内存地址不会随着每次传输而递增。 1: 内存地址随着每次传输而递增。
6	PINC	外设地址增量模式。 软件可以使能/禁能外设地址递增模式。 0: 外设地址不会随着每次传输而递增。 1: 外设地址随每次传输而递增。
5	CIRC	循环模式。 软件可以设置/清除该位。 0: 经过一轮传输后通道停止。 1: 通道配置为循环模式。
4	DIR	数据传输方向 软件可以设置/清除该位。 0: 从外设到存储器的数据传输 1: 从存储器到外设的数据传输。
3	ERRIE	传输错误中断使能。 软件可以使能/禁能传输错误中断。 0: 禁止通道 x 的传输错误中断。 1: 使能通道 x 的传输错误中断。
2	HTXIE	半传输中断使能。 软件可以使能/禁能半传输中断。 0: 禁止通道 x 的半传输中断。 1: 使能通道 x 的半传输中断。
1	TXCIE	传输完成中断使能。 软件可以使能/禁能传输完成中断。


位域	名称	描述
		0: 禁止通道 x 的传输完成中断。 1: 使能通道 x 的传输完成中断。
0	CHEN	通道使能。 软件可以设置/复位该位。 0: 禁用通道。 1: 使能通道。

7.5.5 DMA 通道 x 传输数量寄存器 (DMA_TXNUMx)

注: x 为通道号, x = 1...5

偏移地址: $0x0c+20 * (x-1)$

复位值: 0x0000 0000



位域	名称	描述
31:16	Reserved	保留, 必须保持复位值。
15:0	NDTX	数据传输数量。 要传输的数据数量 (0~65535)。软件可以在通道禁用时写入/读出传输数量, 并且通道使能后该位为只读。相应的 DMA 通道每次成功传输后, 该寄存器就会减 1。如果使能循环模式, 它会在达到零时自动重新加载预设值。否则它将保持为零并复位通道使能位。


7.5.6 DMA 通道 x 外设基地址寄存器 (DMA_PADDRx)

注: x 为通道号, x = 1...5

偏移地址: $0x10+20 * (x-1)$

复位值: 0x0000 0000

只有在禁用通道(DMA_CHCFGx.CHEN = 0)时才能写该寄存器。



位域	名称	描述
31:0	ADDR	外设基地址。

位域	名称	描述
		DMA 读取/写入的外设起始地址。 地址的递增由 DMA_CHCFGx.PSIZE 决定。DMA_CHCFGx.PSIZE 等于‘01’，DMA 忽略 PADDR 的第 0 位，如果 DMA_CHCFGx.PSIZE 等于‘10’，DMA 将忽略 PADDR 的第 0 位和第 1 位。


7.5.7 DMA 通道 x 存储器基地址寄存器 (DMA_MADDRx)

注：x 为通道号，x = 1...5

偏移地址：0x14+20 * (x-1)

复位值：0x0000 0000

只有在禁用通道(DMA_CHCFGx.CHEN = 0)时才能写该寄存器。




位域	名称	描述
31:0	ADDR	存储器基地址。 DMA 读取/写入的存储器起始地址。 地址的递增由 DMA_CHCFGx.MSIZE 决定。DMA_CHCFGx.MSIZE 等于‘01’，DMA 忽略 MADDR 的第 0 位，如果 DMA_CHCFGx.MSIZE 等于‘10’，DMA 将忽略 MADDR 的第 0 位和第 1 位。

7.5.8 DMA 通道 x 请求选择寄存器 (DMA_CHSELx)

注：x 为通道号，x = 1...5

偏移地址：0x18+20 * (x-1)

复位值：0x0000 0000



位域	名称	描述
31:6	Reserved	保留，必须保持复位值。
5:0	CH_SEL[5:0]	DMA 通道请求选择 0x00: adc_dma

位域	名称	描述
		0x2E: TIM6 外设 DMA 请求映射到 DMA 输入请求通道号请参考表 7-4 DMA 请求映射。

8 CRC 计算单元

8.1 简介

该模块集成了 CRC32 和 CRC16 的功能，循环冗余校验（CRC）计算单元根据固定的生成多项式得到任意 CRC 计算结果。在其他应用中，CRC 技术主要用于验证数据传输或数据存储的正确性和完整性。EN/IEC 60335-1 提供了一种验证闪存完整性的方法。CRC 计算单元可以在程序运行时计算出软件的标识符，然后与连接时产生的参考标识符进行比较，然后存储在指定的内存空间中。

8.2 主要特性

8.2.1 CRC32


- CRC32($X^{32}+X^{26}+X^{23}+X^{22}+X^{16}+X^{12}+X^{11}+X^{10}+X^8+X^7+X^5+X^4+X^2+X+1$)。
- 32 位待校验数据和 32 位输出校验码。
- CRC 计算时间：1 个 AHB 时钟周期（HCLK）。
- 通用 8 位寄存器（可用于存储临时数据）。

8.2.2 CRC16

- CRC16($X^{16}+X^{15}+X^2+1$)。
- 8 位待校验数据和 16 位输出校验码。
- CRC 计算时间：1 个 AHB 时钟周期（HCLK）。
- 可配置校验初始值，可配置待校验数据的大小端。
- 支持 8bitLRC 校验值生成。

下图为 CRC 计算单元框图：

图 8-1 CRC 计算单元框图



8.3 CRC 功能描述

8.3.1 CRC32

CRC 计算单元含有 1 个 32 位数据寄存器：

- 写该寄存器，作为 CRC 计算的输入。
- 读该寄存器，作为 CRC 计算的结果。

对该数据寄存器的每一次写操作都会触发用前一个计算结果来计算这个新数据（CRC 计算是针对整个 32 位字而不是逐字节进行的）。

支持背靠背写入或者连续地写-读操作。

CRC_CRC32DAT 可以通过设置 CRC_CRC32CTRL.RESET 重新初始化为 0xFFFFFFFF。该操作不影响寄存器 CRC_CRC32IDAT 中的数据。

8.3.2 CRC16

通过 CRC_CRC16CTRL.ENDHL 位来控制校验数据的小端或大端。

要清除最后一次 CRC 操作的结果，请将 CRC_CRC16CTRL.CLR 设置为 1 或 CRC_CRC16D 设置为 0。

CRC 计算的初始值可以通过写 CRC_CRC16D 寄存器来配置。默认情况下，初始值是上一次计算的结果。

LRC 计算与 CRC 计算相同。两者同时进行。可根据需要读出 CRC 或 LRC。如果需要设置初始值，首先要配置 LRC 寄存器。

8.4 CRC 寄存器

8.4.1 CRC 寄存器总览

下表列出了 CRC 的寄存器映射和复位值


表 8-1 CRC 寄存器总览

Offset	Register	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
000h	CRC32DAT	CRC32DAT[31:0]																																
	Reset Value	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
004h	CRC32IDAT	Reserved																								CRC32IDAT[7:0]								
	Reset Value																									0	0	0	0	0	0	0	0	
008h	CRC32CTRL	Reserved																															RESET	
	Reset Value																																0	
00Ch	CRC16CTRL	Reserved																												CLR	ENDHL	Reserved		
	Reset Value																													0	0			
010h	CRC16DAT	Reserved																								CRC16DAT[7:0]								
	Reset Value																									0	0	0	0	0	0	0	0	0
014h	CRC16D	Reserved															CRC16D[15:0]																	
	Reset Value																0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0		
018h	LRC	Reserved																								LRCDAT[7:0]								
	Reset Value																									0	0	0	0	0	0	0	0	0

8.4.2 CRC32 数据寄存器 (CRC_CRC32DAT)

偏移地址: 0x00

复位值: 0xFFFF FFFF




位域	名称	描述
31:0	CRC32DAT[31:0]	CRC32 数据寄存器。 写入的数据为 CRC 待校验值。读取的数据为 CRC 计算结果。仅支持 32 位操作。

8.4.3 CRC32 独立数据寄存器 (CRC_CRC32IDAT)

偏移地址: 0x04

复位值: 0x0000 0000




位域	名称	描述
31:8	Reserved	保留，必须保持复位值。
7:0	CRC32IDAT[7:0]	8 位独立数据寄存器。 通用 8 位数据寄存器。它用于临时存储 1 字节数据。CRC_CRC32CTRL.RESET 复位信号不会影响该寄存器。

注：该寄存器不是 CRC 计算的一部分，可用于存储任何数据。

8.4.4 CRC32 控制寄存器（CRC_CRC32CTRL）

偏移地址：0x08

复位值：0x0000 0000




位域	名称	描述
31:1	Reserved	保留，必须保持复位值。
0	RESET	RESET 信号。 它可以复位 CRC32 模块并将数据寄存器（CRC_CRC32DAT）设置为 0xFFFF_FFFF。这个位只能写 1，硬件会自动清 0。

8.4.5 CRC16 控制寄存器（CRC_CRC16CTRL）

Address offset: 0x0C

Reset value: 0x0000 0000



位域	名称	描述
31:3	Reserved	保留，必须保持复位值。


位域	名称	描述
2	CLR	清除 CRC16 结果。 0: 不清除 1: 清除为默认值 0x0000。将此位设置为 1 只会维持 1 时钟周期，硬件会自动清零。（软件读取始终为 0）。
1	ENDHL	要验证的数据从 MSB 或 LSB 开始计算。 0: 从 MSB 到 LSB 1: 从 LSB 到 MSB 该位仅用于要验证的数据。
0	Reserved	保留，必须保持复位值。

注：支持 8 位、16 位、32 位操作

8.4.6 CRC16 待校验寄存器（CRC_CRC16DAT）

偏移地址：0x10

复位值：0x0000 0000




位域	名称	描述
31:8	Reserved	保留，必须保持复位值。
7:0	CRC16DAT[7:0]	待校验的数据。

注：支持 8 位、16 位、32 位操作

8.4.7 CRC 循环冗余校验码寄存器（CRC_CRC16D）

偏移地址：0x14

复位值：0x0000 0000



位域	名称	描述
31:16	Reserved	保留，必须保持复位值。
15:0	CRC16D[15:0]	16 位循环冗余结果值。 每次软件写入 CRC16DAT 寄存器时，来自 CRC16 的 16 位计算数据都会在该寄存器


位域	名称	描述
		中更新。

注：支持 8 位、16 位和 32 位操作（8 位操作必须连续执行两次才能保证 16 位初始值配置正确）

8.4.8 LRC 校验值寄存器（CRC_LRC）

偏移地址：0x18

复位值：0x0000 0000



位域	名称	描述
31:8	Reserved	保留，必须保持复位值。
7:0	LRCDAT[7:0]	LRC 校验值。 软件使用前需要写入初始值。然后每次写入 CRC_CRC16DAT 的数据都会与 CRC_LCR 寄存器的值进行“异或”。结果将存储在 CRC_LCR 中。软件读取结果，下次使用前应清除。

9 高级控制定时器（TIM1 和 TIM8）

9.1 TIM1 和 TIM8 简介


高级控制定时器（TIM1 和 TIM8）主要用于以下场合：对输入信号进行计数、测量输入信号的脉冲宽度和产生输出波形等。

高级定时器具有互补输出功能、死区插入和刹车功能。适用于电机控制。

9.2 TIM1 和 TIM8 主要特性

- 16 位自动装载计数器。（可实现向上计数、向下计数、向上/下计数）
- 16 位可编程预分频器。（分频系数可配置为 1 到 65536 之间的任意值）
- 可编程重复计数器
- TIM1 最多 6 个通道，TIM8 最多 6 个通道
- 4 个捕获/比较通道，工作模式为：PWM 输出、输出比较、单脉冲模式输出、输入捕获
- 如下事件发生时产生中断/DMA：
 - ◆ 更新事件
 - ◆ 触发事件
 - ◆ 输入捕获
 - ◆ 输出比较
 - ◆ 刹车信号输入
- 死区时间可编程的互补输出
 - 对于 TIM1、TIM8，通道 1、2、3 支持此功能
- 可通过外部信号控制定时器
- 多个定时器内部连接在一起，以实现定时器的同步或链接
- TIM1_CC5 和 TIM8_CC5 用于比较器消隐
- TIM1_CC6 用于 OPAMP1 和 OPAMP2 的输入通道切换
- 增量（正交）编码器接口：用于追踪运行轨迹和解析旋转方位
- 霍尔传感器接口：用于三相电机控制

图 9-1 TIMx(x=1/8)框图



↓ 事件 ↑ 中断和 DMA 输出

捕获通道 1 输入可以来自 IOM 或比较器输出

9.3 TIM1 和 TIM8 功能描述

9.3.1 时基单元


高级控制器的时基单元主要包括：预分频器、计数器、自动重载寄存器和重复计数器。当时基单元工作时，软件可以随时读取和写入相应的寄存器（TIMx_PSC、TIMx_CNT、TIMx_AR 和 TIMx_REPCNT）。

根据自动重载预装载使能位（TIMx_CTRL1.ARPEN）的设置，预装载寄存器的值会立即或在每次更新事件 UEV 时传输到影子寄存器。TIMx_CTRL1.UPDIS=0 时，计数器上溢/下溢或软件设置 TIMx_EVTGEN.UDGN 将生成更新事件。计数器 CK_CNT 仅在 TIMx_CTRL1.CNTEN 位被设置时有效。计数器在 TIMx_CTRL.CNTEN 位被设置后一个时钟周期之后开始计数。

9.3.1.1 预分频器描述

TIMx_PSC 寄存器由一个 16 位计数器组成，可用于计数器时钟频率按 1 和 65536 之间的任意分频。因为这个控制器带有缓冲器，可以在运行时动态改变。新的预分频器值只有在下次更新事件中才会被采用。

图 9-2 当预分频的参数从 1 到 4，计数器的时序图



9.3.2 计数器模式

9.3.2.1 向上计数模式

使用向上计数模式，计数器将从 0 计数到寄存器 TIMx_AR 的值，然后重置为 0。并产生一个计数器溢出事件。

如果设置 TIMx_CTRL1.UPRS 位（选择更新请求）和 TIMx_EVTGEN.UDGN 位，将产生一个更新事件（UEV）。但是 TIMx_STS.UDITF 不会被硬件置起，因此不会产生更新中断或 DMA 更新请求。这是为了避免清除计数器时产生更新中断。

取决于 TIMx_CTRL1.UPRS 的配置，当发生更新事件时，TIMx_STS.UDITF 被设置，所有寄存器都会更新：

- 重复计数器被重新加载为 TIMx_REPCNT 的内容
- 当 TIMx_CTRL1.ARPEN = 1，预装载寄存器(TIMx_AR)的值被更新到自动装载影子寄存器
- 预加载值（TIMx_PSC）被重新加载到预分频器影子寄存器中

为了避免在向预装载寄存器中写入新值时更新影子寄存器，可以通过设置 TIMx_CTRL1.UPDIS=1 来禁止更新事件。

当产生一个更新事件时，计数器仍将被清除，预分频器计数器也将被设置为 0(但预分频器值将保持不变)。

下图给出一些示例，展示了向上计数模式计数器在不同分频因子下的动作。

图 9-3 当内部时钟分频因子 = 2/N 时，向上计数的时序图





图 9-4 当 ARPEN=0/1 产生更新事件时，向上计数的时序图




9.3.2.2 向下计数模式

向下计数模式，计数器将从寄存器 TIMx_AR 的值减至 0，然后从自动重载值重新开始，并产生计数器向下溢出事件

向下计数模式和向上计数模式配置更新事件和更新寄存器的过程相同，请查阅 9.3.2.1 章节。

下图给出一些示例，展示了向下计数模式计数器在不同分频因子下的动作。

图 9-5 内部时钟分频因子 = 2/N 时，向下计数时序图



9.3.2.3 中央对齐模式

在中央对齐模式下，计数器从 0 增加到值 (TIMx_AR) - 1，产生计数器溢出事件。然后，它从自动重载值 (TIMx_AR) 向下计数到 1，并生成一个计数器向下溢出事件。然后计数器重置为 0 并再次开始计数。

在这种模式下，TIMx_CTRL1.DIR 方向位无效，由硬件更新和指定当前计数方向。当 TIMx_CTRL1.CAMSEL 位不等于“00”时，中央对齐模式有效。

每次计数上溢和计数下溢时都会生成更新事件。或者，也可以通过设置 TIMx_EVTGEN.UDGN 位（通过软件或使用从模式控制器）来生成更新事件。在这种情况下，计数器从 0 重新开始计数，预分频器的计数器也从 0 重新开始计数。

注：如果因为计数器溢出而产生更新，自动重载将在计数器重新载入之前被更新。

图 9-6 内部时钟分频因子 = 2/N，中央对齐时序图





图 9-7 包含计数器上溢和下溢的中央对齐时序图(ARPEN=1)



9.3.3 重复计数器

第 9.3.1 章节的基本单元描述了生成更新事件 (UEV) 的条件。更新事件 (UEV) 实际上仅在重复计数器达到零时生成, 这对于生成 PWM 信号非常有用。

这意味着每 N+1 计数器溢出或下溢一次, 数据就会从预加载寄存器传输到影子寄存器, 其中 N 是 TIMx_REPCNT 中的值。


重复计数器递减:

- 在向上计数模式下，每次计数器达到最大值时，都会发生溢出
- 在向下计数模式下，每次计数器减至最小值时，都会发生下溢
- 在中央对齐模式下，每次计数上溢或下溢时

其重复率由 TIMx_REPCNT 寄存器的值定。


重复计数器具有自动重新加载功能。无论重复计数器的值如何，更新事件（通过从模式控制器设置 TIMx_EVTGEN.UDGN 或硬件生成）都会立即发生。

图 9-8 向下计数模式下的重复计数时序图




↓
软件清除

图 9-9 向上计数模式下的重复计数时序图



软件清除

图 9-10 中央对齐模式下的重复计数时序图



软件清除


9.3.4 时钟选择

- CK_INT 高级控制定时器的内部时钟：CK_INT：
- 两种外部时钟模式：
 - 外部输入引脚
 - 外部触发输入 ETR
- 内部触发输入（ITRx）：一个定时器用作另一个定时器的预分频器

9.3.4.1 内部时钟源(CK_INT)


当 TIMx_SMCTRL.SMSEL 等于“000”时，从模式控制器被禁用。这三个控制位（TIMx_CTRL1.CNTEN、TIMx_CTRL1.DIR、TIMx_EVTGEN.UDGN）只能由软件改变（TIMx_EVTGEN.UDGN 除外，它保持自动清零）。前提是 TIMx_CTRL1.CNTEN 位被软写为‘1’，预分频器的时钟源由内部时钟 CK_INT 提供。

图 9-11 正常模式下的控制电路，内部时钟除以 1



9.3.4.2 外部时钟源模式 1

图 9-12 TI2 外部时钟连接示例



通过配置 `TIMx_SMCTRL.SMSEL=111` 选择该模式。计数器可以配置为在所选输入的时钟上升沿或下降沿进行计数。

例如，配置向上计数模式在 TI2 输入的时钟上升沿计数，配置步骤如下：


- 配置 `TIMx_CCMOD1.CC2SEL` 等于‘01’，CC2 通道配置为输入，IC2 映射到 TI2
- 配置 `TIMx_CCEN.CC2P` 等于‘0’，选择时钟上升沿极性
- 通过配置 `TIMx_CCMOD1.IC2F[3:0]` 选择输入滤波器带宽（如果不需要滤波器，保持 IC2F 位为‘0000’）
- 配置 `TIMx_SMCTRL.SMSEL` 等于‘111’，选择定时器外部时钟模式 1
- 配置 `TIMx_SMCTRL.TSEL` 等于‘110’，选择 TI2 作为触发输入源
- 配置 `TIMx_CTRL1.CNTEN` 等于‘1’以启动计数器

注意：捕获预分频器不用于触发，所以不需要配置

当定时器时钟的上升沿出现在 `TI2=1` 时，计数器计数一次并且 `TIMx_STS.TITF` 标志被拉高。

TI2 的上升沿与计数器实际时钟之间的延迟取决于 TI2 输入端的再同步电路。

图 9-13 外部时钟模式 1 的控制电路




9.3.4.3 外部时钟源模式 2

此模式由 TIMx_SMCTRL .EXCEN 选择等于 1。计数器可以在外部触发输入 ETR 的每个上升沿或下降沿计数。

下图为外部时钟源模式 2 的外部触发输入模块示意图。

图 9-14 外部触发输入框图




例如，使用以下配置步骤使向上计数器在 ETR 上每 2 个上升沿计数一次。

- 由于在这种情况下不需要过滤器，因此使 TIMx_SMCTRL .EXTF[3:0] 等于‘0000’
- 通过使 TIMx_SMCTRL.EXTPS[1:0] 等于 ‘01’ 来配置预分频器
- 通过设置 TIMx_SMCTRL.EXTP 等于‘0’来选择 ETR 引脚的极性，ETR 的上升沿有效
- 外部时钟模式 2 通过设置 TIMx_SMCTRL .EXCEN 等于‘1’来选择

- 通过设置 TIMx_CTRL1.CNTEN 等于“1”启动计数器。

计数器每 2 个 ETR 上升沿计数一次。ETR 的上升沿与计数器的实际时钟之间的延迟是由于 ETRP 信号上的再同步电路造成的。

图 9-15 外部时钟模式 2 的控制电路




9.3.5 捕获/比较通道

捕获/比较通道包括捕获/比较寄存器和影子寄存器。输入部分由数字滤波器、多路复用器和预分频器组成。输出部分包括比较器和输出控制。

输入信号 TIx 被采样和滤波以产生信号 TIxF。然后由极性选择功能的边沿检测器生成信号 (TIxF_rising 或 TIxF_falling), 其极性由 TIMx_CCEN.CCxP 位选择。该信号可用作从模式控制器的触发输入。同时, 信号 ICx 经过分频后送入捕获寄存器。下图显示了捕获/比较通道的框图。

图 9-16 捕获/比较通道（例如：通道 1 输入级）



输出部分生成一个中间波形 OCxRef（高电平有效）作为参考。极性作用在链的末端。

图 9-17 捕获/比较通道 1 主电路




图 9-18 通道 x 的输出部分 (x= 1,2,3; 以通道 1 为例子)





图 9-19 通道 x 的输出部分 (x=4)



在捕获/比较时，读取和写入始终访问预加载的寄存器。两个具体工作流程如下：

在捕获模式下，捕获实际上是在影子寄存器中完成的，然后将影子寄存器中的值复制到预加载寄存器中。

在比较模式下，与捕获模式相反，预加载寄存器的值被复制到影子寄存器中，并与计数器进行比较。

9.3.6 输入捕获模式

在捕获模式下，TIMx_CCDATx 寄存器用于在检测到 ICx 信号后锁存计数器值。

有一个捕获中断标志 TIMx_STS.CCxITF，如果相应的中断使能被拉高，它可以发出中断或 DMA 请求。

TIMx_STS.CCxITF 位在发生捕获事件时由硬件设置，并由软件或读取 TIMx_CCDATx 寄存器清零。

当 TIMx_CCDATx 寄存器中的计数器值被捕获并且 TIMx_STS.CC1ITF 被拉高时，重复捕获标志 TIMx_STS.CCxOCF 设置为 1。与前者不同，TIMx_STS.CCxOCF 通过向其写入 0 来清除。

为实现 TI1 输入的上升沿将计数器值捕获到 TIMx_CCDAT1 寄存器中，配置流程如下：

■ 选择有效输入：

将 TIMx_CCMOD1.CC1SEL 配置为“01”。此时输入为 CC1 通道，IC1 映射到 TI1。

- 编程所需的输入滤波器持续时间:

通过配置 `TIMx_CCMODx.ICxP` 位来定义 TI1 输入的采样频率和数字滤波器的长度。示例: 如果输入信号抖动多达 5 个内部时钟周期, 我们必须选择比这 5 个时钟周期更长的滤波器持续时间。当检测到具有新电平的 8 个连续样本 (以 f_{DTS} 频率采样) 时, 我们可以验证 TI1 上的转换。然后配置 `TIMx_CCMOD1.IC1P` 到“0011”

- 通过配置 `TIMx_CCEN.CC1P=0`, 选择上升沿作为 TI1 通道的有效跳变极性
- 配置输入预分频器。在本例中, 配置 `TIMx_CCMOD1.IC1PSC= '00'` 以禁用预分频器, 因为我们想要捕获每个有效转换
- 通过配置 `TIMx_CCEN.CC1EN = '1'` 启用捕获。

如果要使能 DMA 请求, 可以配置 `TIMx_DINTEN.CC1DEN=1`。如果要使能相关中断请求, 可以配置 `TIMx_DINTEN.CC1IEN=1`。

9.3.7 PWM 输入模式


PWM 输入模式和普通输入捕获模式有一些区别, 包括:

- 两个 `ICx` 信号映射到同一个 `TIx` 输入
- 两个 `ICx` 信号在极性相反的边沿有效
- 选择两个 `TIxFP` 信号之一作为触发输入
- 从机模式控制器配置为复位模式

例如, 下面的配置流程可以用来知道 TI1 上 PWM 信号的周期和占空比 (这取决于 `CK_INT` 的频率和预分频器的值)。

- 配置 `TIMx_CCMOD1.CC1SEL` 等于 ‘01’ 以选择 TI1 作为 `TIMx_CCDAT1` 的有效输入
- 配置 `TIMx_CCEN.CC1P` 等于 ‘0’ 选择滤波定时器输入 1(TI1FP1) 的有效极性, 在上升沿有效
- 配置 `TIMx_CCMOD1.CC2SEL` 等于 ‘10’ 选择 TI1 作为 `TIMx_CCDAT2` 的有效输入
- 配置 `TIMx_CCEN.CC2P` 等于 1 选择滤波定时器输入 2(TI1FP2) 的有效极性, 下降沿有效
- 配置 `TIMx_SMCTRL.TSEL=101` 选择 Filtered timer input 1 (TI1FP1) 作为有效触发输入
- 配置 `TIMx_SMCTRL.SMSEL=100` 配置从模式控制器为复位模式
- 配置 `TIMx_CCEN.CC1EN=1` 和 `TIMx_CCEN.CC2EN=1` 以启用捕获

图 9-20 PWM 输入模式时序



由于只有滤波器定时器输入 1 (TI1FP1) 和滤波器定时器输入 2 (TI2FP2) 连接到从模式控制器，因此 PWM 输入模式只能与 TIMx_CH1/TIMx_CH2 信号一起使用。

9.3.8 强制输出模式

在输出模式 (TIMx_CCMODx.CCxSEL=00) 下，软件可以直接将输出比较信号强制为有效或无效电平。

用户可以设置 TIMx_CCMODx.OCxMD=101 强制输出比较信号为有效电平。OCxREF 将被强制为高电平，OCx 得到与 CCxP 极性相反的值。另一方面，用户可以设置 TIMx_CCMODx.OCxMD=100 强制输出比较信号为无效电平，即 OCxREF 被强制为低电平。

在此模式下，TIMx_CCDATx 影子寄存器和计数器的值仍然相互比较。

输出比较寄存器 TIMx_CCDATx 和计数器 TIMx_CNT 之间的比较对 OCxREF 没有影响。并且仍然可以设置标志。因此，仍然可以发送中断和 DMA 请求。

9.3.9 输出比较模式

用户可以使用此模式来控制输出波形，或指示一段时间已过。

当捕获/比较寄存器和计数器的值相同时，输出比较函数的操作如下：

- TIMx_CCMODx.OCxMD 为输出比较模式，TIMx_CCEN.CCxP 为输出极性。当比较匹配时，如果设置 TIMx_CCMODx.OCxMD=000，则输出管脚将保持其电平；如果设置 TIMx_CCMODx.OCxMD=001，则设置输出管脚有效；如果设置 TIMx_CCMODx.OCxMD=010，则输出管脚将为 设置为无效；如果设置 TIMx_CCMODx.OCxMD=011，则输出引脚将设置为翻转。
- 设置 TIMx_STS.CCxITF

- 如果用户设置了 TIMx_DINTEN.CCxIEN，将产生相应的中断
- 如果用户设置 TIMx_DINTEN.CCxDEN 并设置 TIMx_CTRL2.CCDSEL 选择 DMA 请求，将发送 DMA 请求

用户可以设置 TIMx_CCMODx.OCxPEN 来选择是否使用捕获/比较预加载寄存器 (TIMx_CCDATx) 来选择捕获/比较影子寄存器。

时间分辨率是计数器的一个计数周期。

在单脉冲模式下，输出比较模式也可用于输出单脉冲。


以下是输出比较模式的配置步骤：

- 首先，用户应该选择计数器时钟
- 其次，用所需数据设置 TIMx_AR 和 TIMx_CCDATx
- 如果用户需要产生中断，设置 TIMx_DINTEN.CCxIEN
- 然后通过设置 TIMx_CCEN.CCxP、TIMx_CCMODx.OCxMD、TIMx_CCEN.CCxEN 等选择输出模式
- 最后，设置 TIMx_CTRL1.CNTEN 启用计数器

用户可以随时通过设置 TIMx_CCDATx 来更新输出波形，只要不启用预加载寄存器。否则，TIMx_CCDATx 影子寄存器将在下一次更新事件中更新。

例如：

图 9-21 输出比较模式，开启 OC1



9.3.10 PWM 模式

用户可以使用 PWM 模式产生一个信号，其占空比由 TIMx_CCxDATx 寄存器的值决定，其频率由 TIMx_AR 寄存器的值决定。并且取决于 TIMx_CTRL1.CAMSEL 的值，TIM 可以在边沿对齐模式或中央对齐模式下产生 PWM 信号。

用户可以通过设置 TIMx_CCMODx.OCxMD=110 或设置 TIMx_CCMODx.OCxMD=111 来设置 PWM 模式 1 或 PWM 模式 2。要启用预加载寄存器，用户必须设置相应的 TIMx_CCMODx.OCxPEN。然后设置 TIMx_CTRL1.ARPEN 自动重载预加载寄存器。

用户可以通过设置 TIMx_CCEN.CCxP 来设置 OCx 的极性。另一方面，要启用 OCx 的输出，用户需要在 TIMx_CCEN 和 TIMx_BKDT 中设置 CCxEN、CCxNEN、MOEN、OSSI 和 OSSR 的值的组合。

当 TIM 处于 PWM 模式时，TIMx_CNT 和 TIMx_CCxDATx 的值总是相互比较。


只有当更新事件发生时，预加载寄存器才会转移到影子寄存器。因此，用户必须在计数器开始计数之前通过设置 TIMx_EVTGEN.UDGN 来复位所有寄存器。

9.3.10.1 PWM 中央对齐模式

如果用户设置 TIMx_CTRL1.CAMSEL 等于 01、10 或 11，PWM 中央对齐模式将被激活。比较标志的设置取决于 TIMx_CTRL1.CAMSEL 的值。设置比较标志的情况有 3 种，仅当计数器向上计数时，仅当计数器向下计数时，或当计数器向上计数和向下计数时。用户不应通过软件修改 TIMx_CTRL1.DIR，它是由硬件更新的。

中央对齐 PWM 波形示例如下，波形设置为：TIMx_AR=8，PWM 模式 1，当计数器向下计数对应 TIMx_CTRL1.CAMSEL=01 时设置比较标志。

图 9-22 中央对齐的 PWM 波形 (AR=8)



使用中央对齐模式时用户应注意的事项如下：

- 计数器向上或向下计数取决于 TIMx_CTRL1.DIR 的值。注意不要同时更改 DIR 和 CAMSEL 位
- 用户在中央对齐模式下不要写计数器，否则会导致意想不到的结果。例如：
 - ◆ 如果写入计数器的值为 0 或者是 TIMx_AR 的值，则方向会被更新，但不会产生更新事件
 - ◆ 如果写入计数器的值大于自动重载的值，则方向不会更新
- 为了安全起见，建议用户在启动计数器之前设置 TIMx_EVTGEN.UDGN 以通过软件生成更新，并且在计数器运行时不要写入计数器

9.3.10.2 PWM 边沿对齐模式

边沿对齐模式有两种配置，向上计数和向下计数。

● 向上计数


用户可以设置 TIMx_CTRL1.DIR=0 使计数器向上计数。

PWM 模式 1 的示例：

当 $TIMx_CNT < TIMx_CCDATx$ 时， $OCxREF$ 为高电平，否则为低电平。如果 $TIMx_CCDATx$ 中的比较值大于自动重载值，则 $OCxREF$ 将保持为 1。相反，如果比较值为 0，则 $OCxREF$ 将保持为 0。

当 $TIMx_AR=8$ 时，PWM 波形如下：

图 9-23 边沿对齐 PWM 波形 (AR=8)



● 向下计数

用户可以设置 $TIMx_CTRL1.DIR=1$ 使计数器向下计数。

PWM 模式 1 的示例：


当 $TIMx_CNT > TIMx_CCDATx$ 时， $OCxREF$ 为低电平，否则为高电平。如果 $TIMx_CCDATx$ 中的比较值大于自动重载值，则 $OCxREF$ 将保持为 1。

注：若第 n 个 PWM 周期 $CCDATx$ 影子寄存器 $\geq AR$ 值，第 $n+1$ 个 PWM 周期 $CCDATx$ 的影子寄存器值是 0。在第 $n+1$ 个 PWM 周期的计数器为 0 的时刻，虽然计数器 = $CCDATx$ 影子寄存器的值 = 0， $OCxREF = '0'$ ，但不会产生比较事件。

9.3.11 单脉冲模式

在单脉冲模式(ONEPM)中，接收到触发信号，经过可控延迟 t_{DELAY} 后产生脉宽可控的脉冲 t_{PULSE} 。输出模式需要配置为输出比较模式或 PWM 模式。选择单脉冲模式后，计数器会在更新事件 UEV 产生后停止计数。

图 9-24 单脉冲模式示例



以下是单脉冲模式的示例：

从 TI2 输入检测到上升沿触发，延迟 t_{DELAY} 后在 OC1 上产生宽度为 t_{PULSE} 的脉冲。

1. 计数器配置：向上计数，计数器 $\text{TIMx_CNT} < \text{TIMx_CCDAT1} \leq \text{TIMx_AR}$ ；
2. TI2FP2 映射到 TI2, $\text{TIMx_CCMOD1.CC2SEL} = '01'$ ；TI2FP2 配置为上升沿检测, $\text{TIMx_CCEN.CC2P} = '0'$ ；
3. TI2FP2 充当从模式控制器的触发器（TRGI）并启动计数器， $\text{TIMx_SMCTRL.TSEL} = '110'$ ， $\text{TIMx_SMCTRL.SMSEL} = '110'$ （触发模式）；
4. TIMx_CCDAT1 写入要延迟的计数值（ t_{DELAY} ）， $\text{TIMx_AR} - \text{TIMx_CCDAT1}$ 为脉宽 t_{PULSE} 的计数值；
5. 配置 $\text{TIMx_CTRL1.ONEPM} = 1$ 使能单脉冲模式，配置 $\text{TIMx_CCMOD1.OC1MD} = '111'$ 选择 PWM2 模式；
6. 等待 TI2 有外部触发事件，OC1 输出一个单脉冲波形；

9.3.11.1 特殊情况：OCx 快速使能：

在单脉冲模式下，通过 TIx 输入检测到一个边沿，并触发计数器开始计数到比较值，然后输出一个脉冲。这些操作限制了可以达到的最小延迟 t_{DELAY} 。

您可以设置 $\text{TIMx_CCMODx.OCxFEN} = 1$ 开启 OCx 快速使能，在触发上升沿后，OCxREF 信号将被强制转换为与比较匹配立即发生的电平相同的电平，而不管比较结果如何。OCxFEN 快速使能仅在通道模式配置为 PWM1 和 PWM2 模式时生效。

9.3.12 在外部事件上清除 OCxREF 信号


如果用户设置 `TIMx_CCMODx.OCxCEN=1`，ETRF 输入的高电平可用于驱动 OCxREF 信号为低电平，OCxREF 信号将保持低电平，直到下一次 UEV 发生。只有输出比较和 PWM 模式可以使用该功能。在强制模式下不能使用。

例如：为了控制电流，用户可以将 ETR 信号连接到比较器的输出端，ETR 的操作如下：

- 设置 `TIMx_SMCTRL.EXTPS=00` 禁用外部触发预分频器。
- 设置 `TIMx_SMCTRL.EXCEN=0` 禁用外部时钟模式 2。
- 设置 `TIMx_SMCTRL.EXTP` 和 `TIMx_SMCTRL.EXTF`，根据需要配置外触发极性和外触发滤波器。

例：当 ETRF 输入变高时，OCxREF 信号对于不同的 OCxCEN 值的行为。在这种情况下，定时器设置为 PWM 模式。

图 9-25 清除 TIMx 的 OCxREF



9.3.13 互补输出和死区插入

高级控制定时器可以输出两个互补信号，并管理输出的关闭和打开。这称为死区时间。用户应根据连接到输出的设备及其特性调整死区时间。

用户可以通过设置 `TIMx_CCEN.CCxP` 和 `TIMx_CCEN.CCxNP` 来选择输出的极性。并且此选择对于每个输出都是独立的。

用户可以通过设置几个控制位的组合来控制互补信号 `OCx` 和 `OCxN`，它们分别是 `TIMx_CCEN.CCxEN`、`TIMx_CCEN.CCxNEN`、`TIMx_BKDT.MOEN`、`TIMx_CTRL2.OIx`、`TIMx_CTRL2.OIxN`、`TIMx_BKDT.OSSI` 和 `TIMx_BKDT.OSSR`。当切换到空闲状态时，死区时间将被激活。


如果用户同时设置 TIMx_CCEN.CCxEN 和 TIMx_CCEN.CCxNEN，则会插入死区时间。如果有刹车，还要设置 TIMx_BKDT.MOEN。每个通道都有 10 位死区时间发生器。

参考波形 OCxREF 可以生成 2 个输出 OCx 和 OCxN。如果 OCx 和 OCxN 为高电平有效，则 OCx 输出信号与参考信号相同，而 OCxN 输出信号与参考信号相反。但是，OCx 输出信号将相对于参考上升沿延迟，而 OCxN 输出信号将相对于参考下降沿延迟。如果延迟大于有效 OCx 或 OCxN 输出的宽度，则不会产生相应的脉冲。

死区时间发生器的输出信号与参考信号 OCxREF 之间的关系如下。

假设 TIMx_CCEN.CCxP=0，TIMx_CCEN.CCxNP=0，TIMx_BKDT.MOEN=1，TIMx_CCEN.CCxEN=1，TIMx_CCEN.CCxNEN=1。

图 9-26 带死区插入的互补输出



用户可以设置 TIMx_BKDT.DTGN 来编程每个通道的死区时间延迟。

9.3.13.1 重定向 OCxREF 到 OCx 或 OCxN

在输出模式下，用户可以设置 TIMx_CCEN.CCxEN 和 TIMx_CCEN.CCxNEN 以将 OCxREF 重定向到

OCx 输出或 OCxN 输出。

这里有两种使用这个功能的方法。当互补保持在其无效电平时，用户可以使用此功能发送特定波形，例如 PWM 或静态有效电平。用户还可以使用此功能将两个输出设置为无效电平，或将两个输出都设置为有效，两者互补且带死区。

如果用户设置 TIMx_CCEN.CCxEN=0 和 TIMx_CCEN.CCxNEN=1，两者不互补，当 OCxREF 为高电平时 OCxN 将变为有效。另一方面，如果用户设置 TIMx_CCEN.CCxEN=1 和 TIMx_CCEN.CCxNEN=1，当 OCxREF 为高电平时，OCx 将变为有效。相反，当 OCxREF 为低电平时，OCxN 将变为有效。

9.3.14 刹车功能

使用刹车功能时，设置相应的控制位时会修改输出使能信号和无效电平。但是，无论何时，OCx 和 OCxN 的输出都不能同时处于有效电平，即需要满足 $(CCxP \wedge OIx) \wedge (CCxNP \wedge OIxN) \neq 0$ 。

当启用多个刹车信号时，每个刹车信号构成一个 OR 逻辑。这里有一些信号可能是刹车的来源。

- 刹车输入引脚
- 时钟失效事件，由时 RCC 中的时钟安全系统（CSS）生成。
- PVD 事件。
- 内核 Hardfault 事件。
- 比较器的输出信号（在比较器模块中配置，高电平刹车）。
- 软件设置 TIMx_EVTGEN.BGN。

复位后刹车电路将被禁用。MOEN 位将为低电平。用户可以设置 TIMx_BKDT.BKEN 来启用刹车功能。通过设置 TIMx_BKDT.BKP 可以选择刹车输入信号的极性。用户可以同时修改 TIMx_BKDT.BKEN 和 TIMx_BKDT.BKP。用户设置 TIMx_BKDT.BKEN 和 TIMx_BKDT.BKP 后，生效前有 1 个 APB 时钟周期延迟。因此，用户需要等待 1 个 APB 时钟周期才能读回写入位的值。

MOEN 的下降沿可以是异步的，所以在实际信号和同步控制位之间设置了一个再同步电路。该电路将导致异步和同步信号之间的延迟。当用户设置 TIMx_BKDT.MOEN 为低电平时，用户需要在读取该值之前插入一个延迟。因为写入了异步信号，但用户读取了同步信号。

刹车发生后的行为如下：


- TIMx_BKDT.MOEN 将被异步清除，然后输出将进入无效状态、空闲状态或复位状态。通过设置 TIMx_BKDT.OSSI 选择输出状态。即使 MCU 振荡器关闭，这也会生效。
- 一旦 TIMx_BKDT.MOEN=0，每个输出通道的输出将使用 TIMx_CTRL2.OIx 中编程的电平驱动。如果 TIMx_BKDT.OSSI=0，定时器将释放使能输出（由 GPIO 控制器接管），否则将保持高电平。
- 如果用户选择使用互补输出，TIM 的行为如下
 - 取决于极性，输出将首先设置为复位状态。它是一个异步选项，因此即使没有为计时器提供时钟，它仍然可以工作。
 - 如果仍然提供定时器时钟，死区发生器将重新激活，当 $(CCxP \wedge OIx) \wedge (CCxNP \wedge OIxN) \neq 0$ ，即 OCx 和 OCxN 仍然不能同时被驱动到有效电平，在死区时间后根据 TIMx_CTRL2.OIx 和 TIMx_CTRL2.OIxN 的值驱动输出。请注意，由于 MOEN 上的重新同步（大概 2 个 ck_tim 周期），死区时间将比平时长。

- 如果 TIMx_BKDT.OSSI=0，定时器将释放输出控制。否则，如果使能输出为高电平，它将保持为高电平。如果为低电平，则在 TIMx_CCEN.CCxEN 或 TIMx_CCEN.CCxNEN 为高电平时变为高电平。
- 如果 TIMx_DINTEN.BIEN=1，当 TIMx_STS.BITF=1 时，会产生中断。
- 如果用户设置了 TIMx_BKDT.AOEN，TIMx_BKDT.MOEN 将在下一次 UEV 发生时自动设置。用户可以使用它来调节。如果用户未设置 TIMx_BKDT.AOEN，则 TIMx_BKDT.MOEN 将保持低电平，直到再次设置为 1。在这种情况下，用户可以使用它来保证安全。用户可以将刹车输入连接到热传感器、电源驱动器警报或其他安全组件。
- 刹车输入有效时，TIMx_BKDT.MOEN 不能自动置位或软件同时置位，TIMx_STS.BITF 也不能清零。因为刹车输入在电平上处于有效状态。

为保证应用安全，刹车电路具有写保护功能，并有刹车输入输出管理。它允许用户冻结一些参数，例如死区持续时间、OCx/OCxN 极性和禁用时的状态、OCxMD 配置、刹车启用和极性。用户可以通过设置 TIMx_BKDT.LCKCFG 选择使用 3 种保护级别之一。但是，TIMx_BKDT.LCKCFG 只能在 MCU 复位后写入一次。

响应刹车的输出行为示例如下

图 9-27 响应刹车的输出行为



9.3.15 调试模式

当微控制器处于调试模式（Cortex-M0 内核停止）时，根据 DBG_CTRL.TIMx_STOP 配置，TIMx 计数器可以继续正常工作或停止。详见 3.4.9。

9.3.16 TIMx 定时器和外部触发的同步

TIMx 定时器可以通过从模式（复位、触发和门控）中的触发器进行同步。

9.3.16.1 从模式：复位模式

在复位模式下，触发事件可以复位计数器和预分频器。更新预加载寄存器 TIMx_AR、TIMx_CCDATx，并产生更新事件 UEV（TIMx_CTRL1.UPRS=0）。


以下是复位模式的示例：

1. 通道 1 配置为输入检测 TI1 的上升沿（TIMx_CCMOD1.CC1SEL=01，TIMx_CCEN.CC1P=0）；
2. 从模式选择为复位模式（TIMx_SMCTRL.SMSEL=100），触发输入选择为 TI1（TIMx_SMCTRL.TSEL=101）；
3. 启动计数器（TIMx_CTRL1.CNTEN = 1）

启动定时器后，当 TI1 检测到上升沿时，计数器复位并重新开始计数，并设置触发标志(TIMx_STS.TITF=1)；

TI1 的上升沿与实际计数器复位之间的延迟是由于 TI1 输入的重新同步电路引起的。

图 9-28 复位模式下的控制电路



9.3.16.2 从模式：触发模式


在触发模式下，输入端口的触发事件（上升沿/下降沿）可以触发计数器开始计数。

以下是触发模式的示例：

1. 通道 2 配置为输入，检测 TI2 的上升沿（TIMx_CCMOD1.CC2SEL=01，TIMx_CCEN.CC2P=0）；
 2. 选择从模式为触发模式(TIMx_SMCTRL.SMSEL=110)，触发输入选择 TI2(TIMx_SMCTRL.TSEL=110)；
- 当 TI2 检测到上升沿时，计数器开始计数，触发标志置位（TIMx_STS.TITF=1）；

TI2 的上升沿与实际计数器启动之间的延迟是由于 TI2 输入的重新同步电路引起的。

图 9-29 触发器模式下的控制电路



9.3.16.3 从模式：门控模式

在门控模式下，输入端口的电平极性可以控制计数器是否计数。


以下是门控模式的示例：

1. 通道 1 配置为 TI1 上的输入检测低电平有效 ($TIMx_CCMOD1.CC1SEL=01$, $TIMx_CCEN.CC1P=1$);
2. 选择从模式为门控模式 ($TIMx_SMCTRL.SMSEL=101$)，选择 TI1 作为 TRGI ($TIMx_SMCTRL.TSEL=101$)；
3. 启动计数器 ($TIMx_CTRL1.CNTEN = 1$)

当 TI1 检测到电平由低变高时，计数器停止计数，当 TI1 检测到电平由高变低时，计数器开始计数，开始或停止计数时触发标志置位 ($TIMx_STS.TITF=1$);

TI1 的上升沿与实际计数器停止之间的延迟是由于 TI1 输入的重新同步电路引起的。

图 9-30 门控模式下的控制电路



9.3.16.4 从模式：触发模式 +外部时钟模式 2


在复位模式、触发模式和门控模式下，计数器时钟可选择为外部时钟模式 2，ETR 信号作为外部时钟源输入。这时候触发选择需要选择非 ETRF（TIMx_SMCTRL.TSEL=111）。

这是一个例子：

1. 通道 1 配置为输入检测 TI1 的上升沿（TIMx_CCMOD1.CC1SEL=01，TIMx_CCEN.CC1P=0）；
2. 使能外部时钟模式 2（TIMx_SMCTRL.EXCEN=1），外部触发极性选择上升沿（TIMx_SMCTRL.EXTP=0），触发模式作为从模式（TIMx_SMCTRL.SMSEL=110），TRGI 选择 TI1（TIMx_SMCTRL.TSEL=101）；

当 TI1 检测到上升沿时，计数器在 ETR 的上升沿开始计数，并设置触发标志（TIMx_STS.TITF=1）；

图 9-31 外部时钟模式 2+触发模式下的控制电路



9.3.17 定时器同步

所有 TIM 定时器在内部相连，用于定时器同步或链接。详见 10.3.14 章节。

9.3.18 产生六步 PWM 输出

为了同时修改所有通道的配置，可以提前设置下一步的配置（预加载位为 OCxMD、CCxEN 和 CCxNEN）。当发生 COM 换相事件时，OCxMD、CCxEN 和 CCxNEN 预加载位被传送到影子寄存器位。


COM 换相事件生成方法：

1. 软件设置 TIMx_EVTGEN.CCUDGN;
2. 在 TRGI 的上升沿由硬件产生;

当 COM 换相事件发生时，TIMx_STS.COMITF 标志将被设置，启用中断 (TIMx_DINTEN.COMIEN) 将产生中断，启用 DMA 请求 (TIMx_DINTEN.COMDEN) 将产生 DMA 请求。

下图显示了三种不同配置下发生 COM 换向事件时 OCx 和 OCxN 的输出时序图：

图 9-32 产生六步 PWM，使用 COM 的例子 (OSSR=1)



9.3.19 编码器接口模式

编码器使用两个输入 TI1 和 TI2 作为接口，计数器对 TI1FP1 或 TI2FP2 上的每个边沿变化进行计数。计数方向由硬件 TIMx_CTRL1.DIR 自动控制。编码器计数模式共有三种：

1. 计数器只在 TI1 的边沿计数，TIMx_SMCTRL.SMSEL = '001'；
2. 计数器只在 TI2 的边沿计数，TIMx_SMCTRL.SMSEL = '010'；
3. 计数器同时在 TI1 和 TI2 的边沿计数，TIMx_SMCTRL.SMSEL = '011'；

编码器接口相当于使用带方向选择的外部时钟，计数器只在 0 和自动重载值 (TIMx_AR.AR [15:0]) 之间连续计数。因此，需要提前配置自动重载寄存器 TIMx_AR。

注意：编码器模式和外部时钟模式 2 不兼容，不能同时选择。

计数方向与编码器信号的关系如下表：


表 9-1 计数方向与编码器信号的关系

有效边沿	相对信号的电平 (TI1FP1对应TI2, TI2FP2对应TI1)	TI1FP1信号		TI2FP2信号	
		上升	下降	上升	下降
仅在TI1计数	高	向下计数	向上计数	不计数	不计数
	低	向上计数	向下计数	不计数	不计数
仅在TI2计数	高	不计数	不计数	向上计数	向下计数
	低	不计数	不计数	向下计数	向上计数
在TI1和TI2上计数	高	向下计数	向上计数	向上计数	向下计数
	低	向上计数	向下计数	向下计数	向上计数

以下是选择了双边沿触发以抑制输入抖动的编码器示例：


1. IC1FP1 映射到 TI1 (TIMx_CCMOD1.CC1SEL= '01')，IC1FP1 不反相 (TIMx_CCEN.CC1P= '0')；
2. IC1FP2 映射到 TI2 (TIMx_CCMOD2.CC2SEL= '01')，IC2FP2 不反相 (TIMx_CCEN.CC2P= '0')；
3. 输入在上升沿和下降沿均有效 (TIMx_SMCTRL.SMSEL = '011')；
4. 启用计数器 TIMx_CTRL1.CNTEN= '1'；

图 9-33 编码器模式下的计数器操作实例



下图为 IC1FP1 极性反转时的计数器行为示例 (CC1P='1', 其他配置同上)

图 9-34 IC1FP1 反相的编码器接口模式实例



9.3.20 与霍尔传感器的接口


将霍尔传感器连接到定时器的三个输入引脚 (CC1、CC2 和 CC3)，然后选择异或功能将 TIMx_CH1、TIMx_CH2 和 TIMx_CH3 的输入通过异或门作为 TI1 的输出到通道 1 进行捕捉信号。

定时器需要配置为从模式下的复位模式 (TIMx_SMCTRL.SMSEL='100')；触发选择 TI1 的边沿触发 TI1F_ED (TIMx_SMCTRL.TSEL='100')，霍尔 3 输入的任何变化都会触发计数器重新计数，因此用作时间参考；捕获/比较通道 1 配置为捕获模式下的 TRC 信号 (TIMx_CCMOD1.CC1SEL='11')，用于计算两个输入时间间隔，从而反映电机速度。

选择定时器通道 2 向高级定时器输出脉冲，触发高级定时器的 COM 事件，更新输出 PWM 的控制位。高级定时器的触发选择需要选择对应的内部触发信号 (TIMx_SMCTRL.TSEL="ITRx")，捕获/比较预加载控制位需要配置为支持预加载 (TIMx_CTRL2.CCPCTL=1) 并支持上升沿 TRGI 边沿触发更新 (TIMx_CTRL2.CCUSEL=1)。

此示例如下图所示。

图 9-35 霍尔传感器接口的实例



	Reset Value		1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
030h	TIMx_REPCNT	Reserved	REPCNT[7:0]																	
	Reset Value		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
034h	TIMx_CCDAT1	Reserved	CCDAT1[15:0]																	
	Reset Value		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
038h	TIMx_CCDAT2	Reserved	CCDAT2[15:0]																	
	Reset Value		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
03Ch	TIMx_CCDAT3	Reserved	CCDAT3[15:0]																	
	Reset Value		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
040h	TIMx_CCDAT4	Reserved	CCDAT4[15:0]																	
	Reset Value		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
044h	TIMx_BKDT	Reserved	MOEN	AOEN	BKP	BKEN	OSSR	OSSI	LCKCFG[1:0]	DTGN[7:0]										
	Reset Value		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
048h	TIMx_DCTRL	Reserved	DBLEN[4:0]				Reserved	DBADDR[4:0]												
	Reset Value		0	0	0	0		0	0	0	0	0	0	0	0	0	0	0	0	0
04Ch	TIMx_DADDR	Reserved	BURST[15:0]																	
	Reset Value		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
050h	TIMx_CCMOD3	Reserved	OC6CEN	OC6MD[2:0]		OC6PEN	OC6FEN	Reserved	OC5CEN	OC5MD[2:0]		OC5PEN	OC5FEN	Reserved						
	Reset Value		0	0	0	0	0		0	0	0	0	0		0	0				
054h	TIMx_CCDAT5	Reserved	CCDAT5[15:0]																	
	Reset Value		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
058h	TIMx_CCDAT6	Reserved	CCDAT6[15:0]																	
	Reset Value		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

9.4.2 控制寄存器 1 (TIMx_CTRL1)

偏移地址：0x00

复位值：0x0000 0000

Reserved																PBKPEN	LBKPEN
15	14	12		11	10	9	8	7	6	5	4	3	2	1	0	rw	rw
CLRSEL	Reserved			CISEL	IOM BKPEN	CLKD[1:0]	ARPEN	CAMSEL[1:0]		DIR	ONEPM	UPRS	UPDIS	CNTEN			
rw			rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw		

位域	名称	描述
31:18	Reserved	保留，必须保持复位值
17	PBKPEN	PVD作为BRK启用（PVD as brk Enable） 0：禁止 1：使能
16	LBKPEN	锁存作为BRK使能（LockUp as brk Enable）（Core Hardfault） 0：禁止 1：使能

位域	名称	描述
15	CLRSEL	OCxRef选择 (OCxRef selection) 0: 选择外部OCxclr (ETR) 信号 1: 选择内部OCxclr (来自COMP) 信号
14:12	Reserved	保留, 必须保持复位值
11	C1SEL	通道1选择 (Channel 1 selection) 0: 选择外部CH1 (来自IOM) 信号 1: 选择内部CH1 (来自COMP) 信号
10	IOMBKPEN	IOM作为BRK使能 (IOM as brk Enable) 0: 使能。选择外部刹车信号 (来自IOM) 1: 禁止。选择内部刹车信号 (来自COMP)
9:8	CLKD[1:0]	时钟分频因子 (Clock division) CLKD[1:0] 表示 CK_INT (定时器时钟) 和 DTS (用于死区时间发生器和数字滤波器 (ETR、TIx) 的时钟) 之间的分频比。 00: $t_{DTS} = t_{CK_INT}$ 01: $t_{DTS} = 2 \times t_{CK_INT}$ 10: $t_{DTS} = 4 \times t_{CK_INT}$ 11: 保留, 不要使用这个配置
7	ARPEN	自动重载预装载允许位 (Auto-reload preload enable) 0: TIMx_AR 寄存器的影子寄存器禁用 1: TIMx_AR 寄存器的影子寄存器使能
6:5	CAMSEL[1:0]	选择中央对齐模式 (Center-aligned mode selection) 00: 边缘对齐模式。TIMx_CTRL1.DIR 指定向上计数或向下计数。 01: 中央对齐模式1。计数器在中央对齐模式下计数, 向下计数时输出比较中断标志位设置为 1。 10: 中央对齐模式2。计数器在中央对齐模式下计数, 向上计数时输出比较中断标志位设置为1。 11: 中央对齐模式3。计数器在中央对齐模式下计数, 向上计数或向下计数时输出比较中断标志位设置为 1。 <i>注意: 当计数器仍然启用时 (TIMx_CTRL1.CNTEN = 1), 不允许从边缘对齐模式切换到中央对齐模式。</i>
4	DIR	方向 (Direction) 0: 计数器向上计数; 1: 计数器向下计数。 <i>注: 当计数器配置为中央对齐模式或编码器模式时, 该位为只读。</i>
3	ONEPM	单脉冲模式 (One pulse mode) 0: 禁用单脉冲模式, 发生更新事件时不影响计数器计数。 1: 使能单脉冲模式, 下次更新事件发生时计数器停止计数
2	UPRS	更新请求源 (Update request source) 该位用于通过软件选择 UEV 事件源。 0: 如果更新中断或 DMA 请求使能, 以下任何事件都会产生更新中断或 DMA 请求: - 计数器上溢/下溢 - TIMx_EVTGEN.UDGN 位被设置

位域	名称	描述
		- 从模式控制器的更新生成 1: 如果更新中断或 DMA 请求使能, 只有计数器上溢/下溢会产生更新中断或 DMA 请求。
1	UPDIS	更新禁用 (Update disable) 该位用于启用/禁用软件生成的更新事件 (UEV) 事件。 0: 启用。 如果满足以下条件之一, 将生成 UEV: - 计数器上溢/下溢 - TIMx_EVTGEN.UDGN 位被设置 - 从模式控制器的更新生成 影子寄存器将使用预加载值进行更新。 1: UEV 禁用。 不生成更新事件, 影子寄存器 (AR、PSC 和 CCDATx) 保持它们的值。 如果 TIMx_EVTGEN.UDGN 位置位或从模式控制器发出硬件复位, 则重新初始化计数器和预分频器。
0	CNTEN	使能计数器 (Counter enable) 0: 禁止计数器; 1: 使能计数器。 <i>注: 在软件设置了CNTEN位后, 外部时钟、门控模式和编码器模式才能工作。触发模式可以自动地通过硬件设置CNTEN位。</i>

9.4.3 控制寄存器 2 (TIMx_CTRL2)

偏移地址: 0x04

复位值: 0x0000 0000

31										19										18	17	16						
Reserved										Reserved										OI6	Reserved	OI5						
15															14	13	12	11	10	9	8	7	6	4	3	2	1	0
Reserved	OI4	OI3N	OI3	OI2N	OI2	OI1N	OI1	TI1SEL	MMSEL[2:0]	CCDSEL	CCUSEL	Reserved	CCPCTL	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw					
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw					

位域	名称	描述
31:19	Reserved	保留, 必须保持复位值
18	OI6	输出空闲状态6 (OC6输出)。参见OI1位。
17	Reserved	保留, 必须保持复位值
16	OI5	输出空闲状态5 (OC5输出)。参见OI1位。
15	Reserved	保留, 必须保持复位值
14	OI4	输出空闲状态4 (OC4输出)。参见OI1位。
13	OI3N	输出空闲状态3 (OC3N输出)。参见OI1N位。
12	OI3	输出空闲状态3 (OC3输出)。参见OI1位。
11	OI2N	输出空闲状态2 (OC2N输出)。参见OI1N位。
10	OI2	输出空闲状态2 (OC2输出)。参见OI1位。

位域	名称	描述
9	OI1N	输出空闲状态1 (OC1N输出) (Output Idle state 1) 0: 当MOEN=0时, 死区后OC1N=0; 1: 当MOEN=0时, 死区后OC1N=1。
8	OI1	输出空闲状态1 (OC1输出) (Output Idle state 1) 0: 当MOEN=0时, 如果实现了OC1N, 则死区后OC1=0; 1: 当MOEN=0时, 如果实现了OC1N, 则死区后OC1=1。
7	TI1SEL	TI1选择 (TI1 selection) 0: TIMx_CH1引脚连到TI1输入; 1: TIMx_CH1、TIMx_CH2和TIMx_CH3引脚经异或后连到TI1输入。
6:4	MMSEL[2:0]	主模式选择 这 3 位用于选择在主模式下发送到从定时器的同步信息 (TRGO)。可能的组合如下: 000: 复位 - 当 TIMx_EVTGEN.UDGN 置位或从模式控制器产生复位时, 将出现 TRGO 脉冲。在后一种情况下, TRGO 上的信号与实际复位相比有所延迟。 001: 使能 - TIMx_CTRL1.CNTEN 位用作触发输出 (TRGO)。有时需要同时启动多个定时器或者在一段时间内开启从定时器。 当 TIMx_CTRL1.CNTEN 位置位或门控模式下的触发输入为高电平时, 计数器使能信号置位。 当计数器使能信号由触发输入控制时, TRGO 上有一个延迟, 除非选择了主/从模式 (参见 TIMx_SMCTRL.MSMD 位的说明)。 010: 更新 - 选择更新事件作为触发输出 (TRGO)。例如, 主定时器时钟可用作从定时器预分频器。 011: 比较脉冲 - 当 TIMx_STS.CC1ITF 被设置时 (即使它已经是高电平), 即捕获或比较成功时, 触发输出发送一个正脉冲 (TRGO)。 100: 比较 - OC1REF 信号用作触发输出 (TRGO)。 101: 比较 - OC2REF 信号用作触发输出 (TRGO)。 110: 比较 - OC3REF 信号用作触发输出 (TRGO)。 111: 比较 - OC4REF 信号用作触发输出 (TRGO)。
3	CCDSEL	捕获/比较的DMA选择 (Capture/compare DMA selection) 0: 当发生CCx事件时, 送出CCx的DMA请求; 1: 当发生更新事件时, 送出CCx的DMA请求。
2	CCUSEL	捕获/比较控制更新选择 (Capture/compare control update selection) 0: 如果捕获/比较控制位是预装载的 (CCPCTL =1), 只能通过设置CCUDGN位更新它们; 1: 如果捕获/比较控制位是预装载的 (CCPCTL =1), 可以通过设置CCUDGN位或TRGI 上的一个上升沿更新它们。 <i>注: 该位只对具有互补输出的通道起作用。</i>
1	Reserved	保留, 必须保持复位值
0	CCPCTL	捕获/比较预装载控制位 (Capture/compare preloaded control) 0: CCxEN, CCxNEN, CCxP, CCxNP和OCxMD位不是预装载的; 1: CCxEN, CCxNEN, CCxP, CCxNP和OCxMD位是预装载的; 设置该位后, 它们只在设置了CCUDGN位后被更新。 <i>注: 该位只对具有互补输出的通道起作用。</i>

9.4.4 从模式控制寄存器 (TIMx_SMCTRL)

偏移地址: 0x08

复位值: 0x0000

15	14	13	12	11	8	7	6	4	3	2	0
EXTP	EXCEN	EXTPS[1:0]	EXTF[3:0]			MSMD	TSEL[2:0]		Reserved	SMSEL[2:0]	
rw	rw	rw	rw			rw	rw			rw	

位域	名称	描述
15	EXTP	外部触发极性 (External trigger polarity) 该位选择是用ETR还是ETR的反相来作为触发操作 0: ETR高电平或上升沿有效; 1: ETR低电平或下降沿有效。
14	EXCEN	外部时钟使能位 (External clock enable) 该位启用外部时钟模式2。启用后, 计数器由ETRF信号上的任意有效边沿驱动。 0: 禁止外部时钟模式2; 1: 使能外部时钟模式2。 <i>注 1: 当同时使能外部时钟模式 1 和外部时钟模式 2 时, 外部时钟的输入为 ETRF。</i> <i>注2: 以下从机模式可以与外部时钟模式2同时使用: 复位模式、门控模式和触发模式; 但是, TRGI 无法连接到 ETRF (TIMx_SMCTRL.TSEL ≠ '111')。</i> <i>注 3: 设置 TIMx_SMCTRL.EXCEN 位与选择外部时钟模式 1 并将 TRGI 连接到 ETRF (TIMx_SMCTRL.SMSEL = 111 和 TIMx_SMCTRL.TSEL = 111) 的效果相同</i>
13:12	EXTPS[1:0]	外部触发预分频 (External trigger prescaler) 外部触发信号 ETRP 的频率必须最多为 TIMxCLK 频率的 1/4。当输入更快的外部时钟时, 可以使用预分频器来降低 ETRP 的频率。 00: 关闭预分频; 01: ETRP频率除以2; 10: ETRP频率除以4; 11: ETRP频率除以8。
11:8	EXTF[3:0]	外部触发滤波 (External trigger filter) 这些位用于定义 ETRP 信号的采样频率和 ETRP 数字滤波的带宽。实际上, 数字滤波器是一个事件计数器, 在记录连续 N 个事件后生成验证输出。 0000: 无滤波器, 以fDTS采样 1000: 采样频率fSAMPLING=fDTS/8, N=6 0001: 采样频率fSAMPLING=fCK_INT, N=2 1001: 采样频率fSAMPLING=fDTS/8, N=8 0010: 采样频率fSAMPLING=fCK_INT, N=4 1010: 采样频率fSAMPLING=fDTS/16, N=5 0011: 采样频率fSAMPLING=fCK_INT, N=8 1011: 采样频率fSAMPLING=fDTS/16, N=6 0100: 采样频率fSAMPLING=fDTS/2, N=6 1100: 采样频率fSAMPLING=fDTS/16, N=8 0101: 采样频率fSAMPLING=fDTS/2, N=8 1101: 采样频率fSAMPLING=fDTS/32, N=5 0110: 采样频率fSAMPLING=fDTS/4, N=6 1110: 采样频率fSAMPLING=fDTS/32, N=6 0111: 采样频率fSAMPLING=fDTS/4, N=8 1111: 采样频率fSAMPLING=fDTS/32, N=8
7	MSMD	主/从模式 (Master/slave mode) 0: 无作用; 1: 触发输入 (TRGI) 上的事件被延迟了, 以允许在当前定时器 (通过TRGO) 与它的从定时器间的完美同步。这对要求把几个定时器同步到一个单一的外部事件时是非常有用的。

位域	名称	描述
6:4	TSEL[2:0]	触发选择 (Trigger selection) 这3位选择用于同步计数器的触发输入。 000: 内部触发0 (ITR0) 100: TI1的边沿检测器 (TI1F_ED) 001: 内部触发1 (ITR1) 101: 滤波后的定时器输入1 (TI1FP1) 010: 内部触发2 (ITR2) 110: 滤波后的定时器输入2 (TI2FP2) 011: 内部触发3 (ITR3) 111: 外部触发输入 (ETRF) 更多有关ITRx的细节, 参见表9-3。 <i>注: 这些位只能在未用到 (如SMSEL=000) 时被改变, 以避免在改变时产生错误的边沿检测。</i>
3	Reserved	保留, 必须保持复位值
2:0	SMSEL[2:0]	从模式选择 (Slave mode selection) 当选择了外部信号, 触发信号 (TRGI) 的有效边沿与选中的外部输入极性相关 (见输入控制寄存器和控制寄存器的说明) 000: 关闭从模式 – 如果CNTEN=1, 则预分频器直接由内部时钟驱动。 001: 编码器模式1 – 根据TI2FP2的电平, 计数器在TI1FP1的边沿向上/下计数。 010: 编码器模式2 – 根据TI1FP1的电平, 计数器在TI2FP2的边沿向上/下计数。 011: 编码器模式3 – 根据另一个信号的输入电平, 计数器在TI1FP1和TI2FP2的边沿向上/下计数。 100: 复位模式 – 在选定触发输入 (TRGI) 的上升沿, 计数器重新初始化并更新影子寄存器。 101: 门控模式 – 当触发输入 (TRGI) 为高时, 计数器的时钟开启。一旦触发输入变为低, 则计数器停止 (但不复位)。计数器的启动和停止都是受控的。 110: 触发模式 – 计数器在触发输入TRGI的上升沿启动 (但不复位), 只有计数器的启动是受控的。 111: 外部时钟模式1 – 选中的触发输入 (TRGI) 的上升沿驱动计数器。 <i>注: 如果TI1F_ED被选为触发输入 (TSEL=100) 时, 不要使用门控模式。这是因为, TI1F_ED在每次TI1F变化时输出一个脉冲, 然而门控模式是要检查触发输入的电平。</i>

表 9-3 TIMx 内部触发连接

Slave timer	ITR0 (TSEL = 000)	ITR1 (TSEL = 001)	ITR2 (TSEL = 010)	ITR3 (TSEL = 011)
TIM1	NA	NA	TIM3	NA
TIM8	TIM1	NA	NA	NA

9.4.5 DMA/中断使能寄存器 (TIMx_DINTEN)

偏移地址: 0x0C

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	TDEN	COMDEN	CC4DEN	CC3DEN	CC2DEN	CC1DEN	UDEN	BIEN	TIEN	COMIEN	CC4IEN	CC3IEN	CC2IEN	CC1IEN	UIEN
	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

位域	名称	描述
15	Reserved	保留, 必须保持复位值
14	TDEN	允许触发DMA请求 (Trigger DMA request enable) 0: 禁止触发DMA请求; 1: 允许触发DMA请求。

位域	名称	描述
13	COMDEN	允许COM的DMA请求 (COM DMA request enable) 0: 禁止COM的DMA请求; 1: 允许COM的DMA请求。
12	CC4DEN	允许捕获/比较4的DMA请求 (Capture/Compare 4 DMA request enable) 0: 禁止捕获/比较4的DMA请求; 1: 允许捕获/比较4的DMA请求。
11	CC3DEN	允许捕获/比较3的DMA请求 (Capture/Compare 3 DMA request enable) 0: 禁止捕获/比较3的DMA请求; 1: 允许捕获/比较3的DMA请求。
10	CC2DEN	允许捕获/比较2的DMA请求 (Capture/Compare 2 DMA request enable) 0: 禁止捕获/比较2的DMA请求; 1: 允许捕获/比较2的DMA请求。
9	CC1DEN	允许捕获/比较1的DMA请求 (Capture/Compare 1 DMA request enable) 0: 禁止捕获/比较1的DMA请求; 1: 允许捕获/比较1的DMA请求。
8	UDEN	允许更新的DMA请求 (Update DMA request enable) 0: 禁止更新的DMA请求; 1: 允许更新的DMA请求。
7	BIEN	允许刹车中断 (Break interrupt enable) 0: 禁止刹车中断; 1: 允许刹车中断。
6	TIEN	触发中断使能 (Trigger interrupt enable) 0: 禁止触发中断; 1: 使能触发中断。
5	COMIEN	允许COM中断 (COM interrupt enable) 0: 禁止COM中断; 1: 允许COM中断。
4	CC4IEN	允许捕获/比较4中断 (Capture/Compare 4 interrupt enable) 0: 禁止捕获/比较4中断; 1: 允许捕获/比较4中断。
3	CC3IEN	允许捕获/比较3中断 (Capture/Compare 3 interrupt enable) 0: 禁止捕获/比较3中断; 1: 允许捕获/比较3中断。
2	CC2IEN	允许捕获/比较2中断 (Capture/Compare 2 interrupt enable) 0: 禁止捕获/比较2中断; 1: 允许捕获/比较2中断。
1	CC1IEN	允许捕获/比较1中断 (Capture/Compare 1 interrupt enable) 0: 禁止捕获/比较1中断; 1: 允许捕获/比较1中断。
0	UIEN	允许更新中断 (Update interrupt enable) 0: 禁止更新中断; 1: 允许更新中断。

9.4.6 状态寄存器 (TIMx_STS)

偏移地址: 0x10

复位值: 0x0000 0000

Reserved														CC6ITF	CC5ITF										
Reserved													CC4OCF	CC3OCF	CC2OCF	CC1OCF	Reserved	BITF	TITF	COMITF	CC4ITF	CC3ITF	CC2ITF	CC1ITF	UDITF
rc_w0													rc_w0	rc_w0	rc_w0	rc_w0	rc_w0	rc_w0	rc_w0	rc_w0	rc_w0	rc_w0	rc_w0	rc_w0	rc_w0

位域	名称	描述
31:18	Reserved	保留, 必须保持复位值
17	CC6ITF	捕获/比较6中断标记 (Capture/Compare 6 interrupt flag) 参考CC1ITF描述。
16	CC5ITF	捕获/比较5中断标记 (Capture/Compare 5 interrupt flag) 参考CC1ITF描述。
15:13	Reserved	保留, 必须保持复位值
12	CC4OCF	捕获/比较4重复捕获标记 (Capture/Compare 4 overcapture flag) 参见CC1OCF描述。
11	CC3OCF	捕获/比较3重复捕获标记 (Capture/Compare 3 overcapture flag) 参见CC1OCF描述。
10	CC2OCF	捕获/比较2重复捕获标记 (Capture/Compare 2 overcapture flag) 参见CC1OCF描述。
9	CC1OCF	捕获/比较1重复捕获标记 (Capture/Compare 1 overcapture flag) 仅当相应的通道被配置为输入捕获时, 该标记可由硬件置1。写0可清除该位。 0: 无重复捕获产生; 1: 计数器的值被捕获到TIMx_CC DAT1寄存器时, CC1ITF的状态已经为'1'。
8	Reserved	保留, 必须保持复位值
7	BITF	刹车中断标记 (Break interrupt flag) 一旦刹车输入有效, 由硬件对该位置'1'。如果刹车输入无效, 则该位可由软件清'0'。 0: 无刹车事件产生; 1: 刹车输入上检测到有效电平。
6	TITF	触发器中断标记 (Trigger interrupt flag) 当发生触发事件 (当从模式控制器处于除门控模式外的其它模式时, 在TRGI输入端检测到有效边沿, 或门控模式下的任一边沿) 时由硬件对该位置'1'。它由软件清'0'。 0: 无触发器事件产生; 1: 触发中断等待响应。
5	COMITF	COM中断标记 (COM interrupt flag) 一旦产生COM事件 (当捕获/比较控制位: CCxEN、CCxNEN、OCxMD已被更新) 该位由硬件置'1'。它由软件清'0'。 0: 无COM事件产生; 1: COM中断等待响应。

位域	名称	描述
4	CC4ITF	捕获/比较4中断标记 (Capture/Compare 4 interrupt flag) 参考CC1ITF描述。
3	CC3ITF	捕获/比较3中断标记 (Capture/Compare 3 interrupt flag) 参考CC1ITF描述。
2	CC2ITF	捕获/比较2中断标记 (Capture/Compare 2 interrupt flag) 参考CC1ITF描述。
1	CC1ITF	捕获/比较1中断标记 (Capture/Compare 1 interrupt flag) 如果通道CC1配置为输出模式: 除中央对齐模式外, 当计数器值与比较值相同时, 该位由硬件设置 (参见TIMx_CTRL1.CAMSEL 位描述)。 该位由软件清零。 0: 未发生匹配。 1: TIMx_CNT 的值与 TIMx_CCDAT1 的值相同。 当 TIMx_CCDAT1 的值大于 TIMx_AR 的值时, 如果计数器溢出 (在向上计数和向上/向下计数模式下) 和向下计数模式下溢, 则 TIMx_STS.CC1ITF 位将变为高电平。 如果通道CC1配置为输入模式: 当捕捉事件发生时, 该位由硬件设置。 该位由软件或读取 TIMx_CCDAT1 清零。 0: 未发生输入捕捉。 1: 发生输入捕捉。 计数器值已在 TIMx_CCDAT1 中捕获。 在 IC1 上检测到与所选极性相同的边沿。
0	UDITF	更新中断标志 (Update interrupt flag) 当在以下条件下发生更新事件时, 该位由硬件设置: - 当 TIMx_CTRL1.UPDIS = 0 时, 并且重复计数器值上溢或下溢 (当重复计数器等于 0 时生成更新事件UEV)。 - 当 TIMx_CTRL1.UPRS = 0 时, TIMx_CTRL1.UPDIS = 0, 并通过软件设置 TIMx_EVTGEN.UDGN 位以重新初始化 CNT。 - 当 TIMx_CTRL1.UPRS = 0 时, TIMx_CTRL1.UPDIS = 0, 并且计数器 CNT 由触发事件重新初始化。 (参见 TIMx_SMCTRL 寄存器说明) 该位由软件清零。 0: 未发生更新事件 1: 发生更新中断

9.4.7 事件产生寄存器 (TIMx_EVTGEN)

偏移地址:0x14

复位值:0x0000

15	8	7	6	5	4	3	2	1	0						
Reserved								BGN	TGN	CCUDGN	CC4GN	CC3GN	CC2GN	CC1GN	UDGN
								w	w	w	w	w	w	w	w

位域	名称	描述
15:8	Reserved	保留, 必须保持复位值

位域	名称	描述
7	BGN	产生刹车事件（Break generation） 当由软件设置时，该位可以产生一个刹车事件。而此时TIMx_BKDT.MOEN = 0，TIMx_STS.BITF = 1，如果相应的中断和DMA被使能，就会产生相应的中断和DMA。 该位由硬件自动清零。 0：无动作 1：产生刹车事件
6	TGN	产生触发事件（Trigger generation） 当由软件置位时，该位可以产生一个触发事件。而此时TIMx_STS.TITF = 1，如果相应的中断和DMA被使能，就会产生相应的中断和DMA。该位由硬件自动清零。 0：无动作 1：产生触发事件
5	CCUDGN	捕获/比较事件，产生控制更新（Capture/Compare control update generation） 该位由软件设置。如果此时TIMx_CTRL2.CCPCTL = 1，则允许更新CCxEN、CCxNEN和OCxMD位。该位由硬件自动清零。 0：无动作 1：产生一个COM事件 <i>注意：该位仅对具有互补输出的通道有效。</i>
4	CC4GN	产生捕获/比较4事件（Capture/Compare 4 generation） 参考CC1GN描述。
3	CC3GN	产生捕获/比较3事件（Capture/Compare 3 generation） 参考CC1GN描述。
2	CC2GN	产生捕获/比较2事件（Capture/Compare 2 generation） 参考CC1GN描述。
1	CC1GN	产生捕获/比较1事件（Capture/Compare 1 generation） 当由软件设置时，该位可以产生一个捕获/比较事件。该位由硬件自动清零。 CC1对应通道为输出模式时： TIMx_STS.CC1ITF 标志将被拉高，如果相应的中断和DMA被使能，就会产生相应的中断和DMA。 CC1对应通道为输入模式时： TIMx_CC1DAT1 将捕获当前计数器值，并将TIMx_STS.CC1ITF标志拉高，如果相应的中断和DMA被使能，则会产生相应的中断和DMA。如果TIMx_STS.CC1ITF已经拉高，则拉高TIMx_STS.CC1OCF。 0：无动作 1：生成CC1捕获/比较事件
0	UDGN	产生更新事件（Update generation）该位由软件置'1'，由硬件自动清'0'。 当由软件设置时，该位可以生成更新事件。而此时计数器会重新初始化，预分频计数器会被清零，计数器在中央对齐或向上计数模式下会被清零，但在向下计数模式下取TIMx_AR寄存器的值。该位由硬件自动清零。 0：无动作 1：生成更新事件

9.4.8 捕获/比较模式寄存器 1 (TIMx_CCMOD1)

偏移地址：0x18

复位值：0x0000

通道可用于输入（捕获模式）或输出（比较模式），通道的方向由相应的 CCxSEL 位定义。该寄存器其它位的作用在输入和输出模式下不同。OCx 描述了通道在输出模式下的功能，ICx 描述了通道在输入模式下的功能。因此必须注意，同一个位在输出模式和输入模式下的功能是不同的。

输出比较模式：

15	14	12	11	10	9	8	7	6	4	3	2	1	0
OC2CEN	OC2MD[2:0]	OC2PEN	OC2FEN	CC2SEL[1:0]	OC1CEN	OC1MD[2:0]	OC1PEN	OC1FEN	CC1SEL[1:0]				
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw				

位域	名称	描述
15	OC2CEN	输出比较2清0使能（Output Compare 2 clear enable）
14:12	OC2MD[2:0]	输出比较2模式（Output Compare 2 mode）
11	OC2PEN	输出比较2预装载使能（Output Compare 2 preload enable）
10	OC2FEN	输出比较2快速使能（Output Compare 2 fast enable）
9:8	CC2SEL[1:0]	捕获/比较2选择。（Capture/Compare 2 selection） 该位定义通道的方向（输入/输出），及输入脚的选择： 00：CC2通道被配置为输出； 01：CC2通道被配置为输入，IC2映射在TI2上； 10：CC2通道被配置为输入，IC2映射在TI1上； 11：CC2通道被配置为输入，IC2映射在TRC上。此模式仅工作在内部触发输入被选中时（由TIMx_SMCTRL寄存器的TSEL位选择）。 <i>注：CC2SEL仅在通道关闭时（TIMx_CCEN寄存器的CC2EN=0）才是可写的。</i>
7	OC1CEN	输出比较1清'0'使能（Output Compare 1 clear enable） 0：OC1REF 不受ETRF输入的影响； 1：一旦检测到ETRF输入高电平，清除OC1REF=0。
6:4	OC1MD[2:0]	输出比较1模式（Output Compare 1 mode） 这些位用于管理输出参考信号 OC1REF，它决定了 OC1 和 OC1N 的值，在高电平有效，而 OC1 和 OC1N 的有效电平取决于 TIMx_CCEN.CC1P 和 TIMx_CCEN.CC1NP 位。 000：冻结。TIMx_CCDAT1 寄存器和计数器 TIMx_CNT 之间的比较对 OC1REF 信号没有影响。 001：将通道 1 设置为匹配时的有效电平。当 TIMx_CCDAT1 = TIMx_CNT 时，OC1REF 信号将被强制为高电平。 010：将通道 1 设置为匹配时的无效电平。当 TIMx_CCDAT1 = TIMx_CNT 时，OC1REF 信号将被强制为低电平。 011：翻转。当 TIMx_CCDAT1 = TIMx_CNT 时，OC1REF 信号将被翻转。 100：强制无效电平。OC1REF 信号被强制为低电平。 101：强制有效电平。OC1REF 信号被强制为高电平。 110：PWM 模式 1 - 在向上计数模式下，如果 TIMx_CNT < TIMx_CCDAT1，则通道 1 的 OC1REF 信号为高电平，否则为低电平。在向下计数模式下，如果 TIMx_CNT > TIMx_CCDAT1，则通道 1 的 OC1REF 信号为低电平，否则为高电

位域	名称	描述
		平。 111: PWM 模式 2- 在向上计数模式下, 如果 $TIMx_CNT < TIMx_CCDAT1$, 则通道 1 的 OC1REF 信号为低电平, 否则为高电平。在向下计数模式下, 如果 $TIMx_CNT > TIMx_CCDAT1$, 则通道 1 的 OC1REF 信号为高电平, 否则为低电平。 <i>注 1: 在 PWM 模式 1 或 PWM 模式 2 中, OC1REF 电平仅在比较结果改变或输出比较模式从冻结模式切换到 PWM 模式时才会改变。</i>
3	OC1PEN	输出比较 1 预加载使能 (Output Compare 1 preload enable) 0: 禁用 $TIMx_CCDAT1$ 寄存器的预加载功能。支持随时对 $TIMx_CCDAT1$ 寄存器进行写操作, 写入的值立即生效。 1: 使能 $TIMx_CCDAT1$ 寄存器的预加载功能。仅对预加载寄存器进行读写操作。当更新事件发生时, $TIMx_CCDAT1$ 的值被加载到影子寄存器中。 <i>注 1: 只有当 $TIMx_CTRL1.ONEPM = 1$ (在单脉冲模式下) 时, 才能使用 PWM 模式而不验证预加载寄存器, 否则无法预测其他行为。</i>
2	OC1FEN	输出比较1 快速使能 (Output Compare 1 fast enable) 该位用于加快CC输出对触发输入事件的响应。 0: 根据计数器与CCDAT1的值, CC1正常操作, 即使触发器是打开的。当触发器的输入有一个有效沿时, 激活CC1输出的最小延时为5个时钟周期。 1: 输入到触发器的有效沿的作用就像发生了一次比较匹配。因此, OC1被设置为比较电平而与比较结果无关。采样触发器的有效沿和CC1输出间的延时被缩短为3个时钟周期。 OCxFEN只在通道被配置成PWM1或PWM2模式时起作用。
1:0	CC1SEL[1:0]	捕获/比较1 选择。(Capture/Compare 1 selection) 这2位定义通道的方向(输入/输出), 及输入脚的选择: 00: CC1通道被配置为输出; 01: CC1通道被配置为输入, IC1映射在TI1上; 10: CC1通道被配置为输入, IC1映射在TI2上; 11: CC1通道被配置为输入, IC1映射在TRC上。此模式仅工作在内部触发输入被选中时(由 $TIMx_SMCTRL$ 寄存器的TSEL位选择)。 <i>注: CC1SEL仅在通道关闭时 ($TIMx_CCEN$ 寄存器的CC1EN=0) 才是可写的。</i>

输入捕获模式:

15	12	11	10	9	8	7	4	3	2	1	0
IC2F[3:0]			IC2PSC[1:0]		CC2SEL[1:0]		IC1F[3:0]		IC1PSC[1:0]		CC1SEL[1:0]
rw			rw		rw		rw		rw		rw

位域	名称	描述
15:12	IC2F[3:0]	输入捕获2滤波器 (Input capture 2 filter)
11:10	IC2PSC[1:0]	输入/捕获2预分频器 (Input capture 2 prescaler)

位域	名称	描述
9:8	CC2SEL[1:0]	捕获/比较2选择 (Capture/Compare 2 selection) 这2位定义通道的方向(输入/输出), 及输入脚的选择: 00: CC2通道被配置为输出; 01: CC2通道被配置为输入, IC2映射在TI2上; 10: CC2通道被配置为输入, IC2映射在TI1上; 11: CC2通道被配置为输入, IC2映射在TRC上。此模式仅工作在内部触发输入被选中时(由TIMx_SMCTRL寄存器的TSEL位选择)。 <i>注: CC2SEL仅在通道关闭时(TIMx_CCEN寄存器的CC2EN=0)才是可写的。</i>
7:4	IC1F[3:0]	输入捕获1滤波器 (Input capture 1 filter) 这几位定义了TI1输入的采样频率及数字滤波器长度。数字滤波器由一个事件计数器组成, 它记录到N个事件后会产生一个输出的跳变: 0000: 无滤波器, 以fDTS采样 1000: 采样频率fSAMPLING=fDTS/8, N=6 0001: 采样频率fSAMPLING=fCK_INT, N=2 1001: 采样频率fSAMPLING=fDTS/8, N=8 0010: 采样频率fSAMPLING=fCK_INT, N=4 1010: 采样频率fSAMPLING=fDTS/16, N=5 0011: 采样频率fSAMPLING=fCK_INT, N=8 1011: 采样频率fSAMPLING=fDTS/16, N=6 0100: 采样频率fSAMPLING=fDTS/2, N=6 1100: 采样频率fSAMPLING=fDTS/16, N=8 0101: 采样频率fSAMPLING=fDTS/2, N=8 1101: 采样频率fSAMPLING=fDTS/32, N=5 0110: 采样频率fSAMPLING=fDTS/4, N=6 1110: 采样频率fSAMPLING=fDTS/32, N=6 0111: 采样频率fSAMPLING=fDTS/4, N=8 1111: 采样频率fSAMPLING=fDTS/32, N=8
3:2	IC1PSC[1:0]	输入/捕获1预分频器 (Input capture 1 prescaler) 这2位定义了CC1输入(IC1)的预分频系数。 一旦TIMx_CCEN.CC1EN=0, 则预分频器复位。 00: 无预分频器, 捕获输入口上检测到的每一个边沿都触发一次捕获; 01: 每2个事件触发一次捕获; 10: 每4个事件触发一次捕获; 11: 每8个事件触发一次捕获。
1:0	CC1SEL[1:0]	捕获/比较1选择 (Capture/Compare 1 Selection) 这2位定义通道的方向(输入/输出), 及输入脚的选择: 00: CC1通道被配置为输出; 01: CC1通道被配置为输入, IC1映射在TI1上; 10: CC1通道被配置为输入, IC1映射在TI2上; 11: CC1通道被配置为输入, IC1映射在TRC上。此模式仅工作在内部触发输入被选中时(由TIMx_SMCTRL寄存器的TSEL位选择)。 <i>注: CC1SEL仅在通道关闭时(TIMx_CCEN寄存器的CC1EN=0)才是可写的。</i>

9.4.9 捕获/比较模式寄存器 2 (TIMx_CCMOD2)

偏移地址: 0x1C

复位值: 0x0000 0000

参看以上 CCMOD1 寄存器的描述

输出比较模式:

15	14	12	11	10	9	8	7	6	4	3	2	1	0
OC4CEN	OC4MD[2:0]		OC4PEN	OC4FEN	CC4SEL[1:0]		OC3CEN	OC3MD[2:0]		OC3PEN	OC3FEN	CC3SEL[1:0]	
rw	rw		rw	rw	rw		rw	rw		rw	rw	rw	

位域	名称	描述
15	OC4CEN	输出比较4清0使能 (Output compare 4 clear enable)
14:12	OC4MD[2:0]	输出比较4模式 (Output compare 4 mode)
11	OC4PEN	输出比较4预装载使能 (Output compare 4 preload enable)
10	OC4FEN	输出比较4快速使能 (Output compare 4 fast enable)
9:8	CC4SEL[1:0]	捕获/比较4选择 (Capture/Compare 4 selection) 该2位定义通道的方向 (输入/输出), 及输入脚的选择: 00: CC4通道被配置为输出; 01: CC4通道被配置为输入, IC4映射在TI4上; 10: CC4通道被配置为输入, IC4映射在TI3上; 11: CC4通道被配置为输入, IC4映射在TRC上。此模式仅工作在内部触发输入被选中时 (由TIMx_SMCTRL寄存器的TSEL位选择)。 <i>注: CC4SEL仅在通道关闭时 (TIMx_CCEN寄存器的CC4EN=0) 才是可写的。</i>
7	OC3CEN	输出比较3清0使能 (Output compare 3 clear enable)
6:4	OC3MD[2:0]	输出比较3模式 (Output compare 3 mode)
3	OC3PEN	输出比较3预装载使能 (Output compare 3 preload enable)
2	OC3FEN	输出比较3快速使能 (Output compare 3 fast enable)
1:0	CC3SEL[1:0]	捕获/比较3选择 (Capture/Compare 3 selection) 这2位定义通道的方向 (输入/输出), 及输入脚的选择: 00: CC3通道被配置为输出; 01: CC3通道被配置为输入, IC3映射在TI3上; 10: CC3通道被配置为输入, IC3映射在TI4上; 11: CC3通道被配置为输入, IC3映射在TRC上。此模式仅工作在内部触发输入被选中时 (由TIMx_SMCTRL寄存器的TSEL位选择)。 <i>注: CC3SEL仅在通道关闭时 (TIMx_CCEN寄存器的CC3EN=0) 才是可写的。</i>

输入捕获模式:

15	12	11	10	9	8	7	4	3	2	1	0
IC4F[3:0]		IC4PSC[1:0]		CC4SEL[1:0]		IC3F[3:0]		IC3PSC[1:0]		CC3SEL[1:0]	
rw		rw		rw		rw		rw		rw	

位域	名称	描述
15:12	IC4F[3:0]	输入捕获4滤波器 (Input capture 4 filter)
11:10	IC4PSC[1:0]	输入/捕获4预分频器 (Input capture 4 prescaler)
9:8	CC4SEL[1:0]	捕获/比较4选择 (Capture/Compare 4 selection) 这2位定义通道的方向 (输入/输出), 及输入脚的选择: 00: CC4通道被配置为输出; 01: CC4通道被配置为输入, IC4映射在TI4上; 10: CC4通道被配置为输入, IC4映射在TI3上; 11: CC4通道被配置为输入, IC4映射在TRC上。此模式仅工作在内部触发输入被选中时 (由TIMx_SMCTRL寄存器的TSEL位选择)。 <i>注: CC4SEL仅在通道关闭时 (TIMx_CCEN寄存器的CC4EN=0) 才是可写的。</i>

位域	名称	描述
7:4	IC3F[3:0]	输入捕获3滤波器 (Input capture 3 filter)
3:2	IC3PSC[1:0]	输入/捕获3预分频器 (Input capture 3 prescaler)
1:0	CC3SEL[1:0]	捕获/比较3选择 (Capture/compare 3 selection) 这2位定义通道的方向(输入/输出), 及输入脚的选择: 00: CC3通道被配置为输出; 01: CC3通道被配置为输入, IC3映射在TI3上; 10: CC3通道被配置为输入, IC3映射在TI4上; 11: CC3通道被配置为输入, IC3映射在TRC上。此模式仅工作在内部触发输入被选中时(由TIMx_SMCTRL寄存器的TSEL位选择)。 注: CC3SEL仅在通道关闭时(TIMx_CCEN寄存器的CC3EN=0)才是可写的。

9.4.10 捕获/比较使能寄存器 (TIMx_CCEN)

偏移地址: 0x20

复位值: 0x0000 0000

Reserved										CC6P	CC6EN	Reserved		CC5P	CC5EN
Reserved										rw 5	rw 4	3	2	rw 1	rw 0
CC4P	CC4EN	CC3NP	CC3NEN	CC3P	CC3EN	CC2NP	CC2NEN	CC2P	CC2EN	CC1NP	CC1NEN	CC1P	CC1EN		
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw		

位域	名称	描述
31:22	Reserved	保留, 必须保持复位值
21	CC6P	捕获/比较6输出极性 (Capture/Compare 6 output polarity) 参考TIMx_CCEN.CC1P的描述。
20	CC6EN	捕获/比较6输出使能 (Capture/Compare 6 output enable) 参考TIMx_CCEN.CC1EN 的描述
19:18	Reserved	保留, 必须保持复位值
17	CC5P	捕获/比较5输出极性 (Capture/Compare 5 output polarity) 参考TIMx_CCEN.CC1P的描述。
16	CC5EN	捕获/比较5输出使能 (Capture/Compare 5 output enable) 参考TIMx_CCEN.CC1EN 的描述
15: 14	Reserved	保留, 必须保持复位值
13	CC4P	捕获/比较4输出极性 (Capture/Compare 4 output polarity) 参考TIMx_CCEN.CC1P的描述。
12	CC4EN	捕获/比较4输出使能 (Capture/Compare 4 output enable) 参考TIMx_CCEN.CC1EN 的描述。
11	CC3NP	捕获/比较3互补输出极性 (Capture/Compare 3 complementary output polarity) 参考TIMx_CCEN.CC1NP的描述。
10	CC3NEN	捕获/比较3互补输出使能 (Capture/Compare 3 complementary output enable) 参考TIMx_CCEN.CC1NEN的描述。
9	CC3P	捕获/比较3输出极性 (Capture/Compare 3 output polarity) 参考TIMx_CCEN.CC1P的描述。

位域	名称	描述
8	CC3EN	捕获/比较3输出使能 (Capture/Compare 3 output enable) 参考TIMx_CCEN.CC1E 的描述。
7	CC2NP	捕获/比较2互补输出极性 (Capture/Compare 2 complementary output polarity) 参考TIMx_CCEN.CC1NP的描述。
6	CC2NEN	捕获/比较2互补输出使能 (Capture/Compare 2 complementary output enable) 参考TIMx_CCEN.CC1NEN的描述。
5	CC2P	捕获/比较2输出极性 (Capture/Compare 2 output polarity) 参考TIMx_CCEN.CC1P的描述。
4	CC2EN	捕获/比较2输出使能 (Capture/Compare 2 output enable) 参考TIMx_CCEN.CC1EN的描述。
3	CC1NP	捕获/比较1互补输出极性 (Capture/Compare 1 complementary output polarity) 0: OC1N高电平有效; 1: OC1N低电平有效。
2	CC1NEN	捕获/比较1互补输出使能 (Capture/Compare 1 complementary output enable) 0: 禁用 - 禁用输出 OC1N 信号。 OC1N 的电平取决于TIMx_BKDT.MOEN、TIMx_BKDT.OSSI、TIMx_BKDT.OSSR、TIMx_CTRL2.OI1、TIMx_CTRL2.OI1N 和TIMx_CCEN.CC1EN 的值。 1: 使能 - 使能输出 OC1N 信号。 OC1N 的电平取决于TIMx_BKDT.MOEN、TIMx_BKDT.OSSI、TIMx_BKDT.OSSR、TIMx_CTRL2.OI1、TIMx_CTRL2.OI1N 和TIMx_CCEN.CC1EN 的值。
1	CC1P	捕获/比较1输出极性 (Capture/Compare 1 output polarity) CC1对应通道为输出模式时: 0: OC1 高电平有效 1: OC1 低电平有效 CC1对应通道为输入模式时: 此时, 该位用于选择是使用IC1还是IC1的反相信号作为触发信号或捕捉信号。 0: 非反相: 当 IC1 产生上升沿时发生捕获动作。 当用作外部触发时, IC1 是非反相的。 1: 反相: 当 IC1 产生下降沿时发生捕获动作。 当用作外部触发时, IC1 被反相。
0	CC1EN	捕获/比较1输出使能 (Capture/Compare 1 output enable) CC1通道配置为输出: 0: 关闭 - OC1禁止输出, 因此OC1的输出电平依赖于MOEN、OSSI、OSSR、OI1、OI1N和CC1NEN位的值。 1: 开启 - OC1信号输出到对应的输出引脚, 其输出电平依赖于MOEN、OSSI、OSSR、OI1、OI1N和CC1NEN位的值。 CC1通道配置为输入: 该位决定了计数器的值是否能捕获入TIMx_CC1DAT1寄存器。 0: 捕获禁止; 1: 捕获使能。

表 9-4 带刹车功能的互补输出通道 OCx 和 OCxN 的控制位

控制位					输出状态 ⁽¹⁾	
MOEN	OSSI	OSSR	CCxEN	CCxNEN	OCx 输出状态	OCxN 输出状态

1X		0	0	0	输出禁止（与定时器断开） OCx=0, OCx_EN=0	输出禁止（与定时器断开） OCxN=0, OCxN_EN=0
		0	0	1	输出禁止（与定时器断开） OCx=0, OCx_EN=0	OCxREF + 极性, OCxN= OCxREF xor CCxNP, OCxN_EN=1
		0	1	0	OCxREF + 极性, OCx= OCxREF xor CCxP, OCx_EN=1	输出禁止（与定时器断开） OCxN=0, OCxN_EN=0
		0	1	1	OCxREF + 极性 + 死区, OCx_EN=1	OCxREF 反相 + 极性 + 死区, OCxN_EN=1
		1	0	0	输出禁止（与定时器断开） OCx=CCxP, OCx_EN=0	输出禁止（与定时器断开） OCxN=CCxNP, OCxN_EN=0
		1	0	1	关闭状态（输出使能且为无效电平） OCx=CCxP, OCx_EN=1	OCxREF + 极性, OCxN= OCxREF xor CCxNP, OCxN_EN=1
		1	1	0	OCxREF + 极性, OCx= OCxREF xor CCxP, OCx_EN=1	关闭状态（输出使能且为无效电平） OCxN=CCxNP, OCxN_EN=1
		1	1	1	OCxREF + 极性 + 死区, OCx_EN=1	OCxREF 反相 + 极性 + 死区, OCxN_EN=1
0X		0		0	输出禁止（与定时器断开）	
		0		0	1异步: OCx=CCxP, OCx_EN=0, OCxN=CCxNP, OCxN_EN=0;	
		0		1	0若时钟存在: 假设 $(CCxP \wedge OIx) \wedge (CCxNP \wedge OIxN) \neq 0$,	
		0		1	1经过一个死区时间后 OCx=OIx, OCxN=OIxN	
		1		0	0关闭状态（输出使能且为无效电平）	
		1		0	1异步: OCx=CCxP, OCx_EN=1, OCxN=CCxNP, OCxN_EN=1;	
		1		1	0若时钟存在: 假设 $(CCxP \wedge OIx) \wedge (CCxNP \wedge OIxN) \neq 0$,	
		1		1	1经过一个死区时间后 OCx=OIx, OCxN=OIxN,	


1. 如果一个通道的 2 个输出都没有使用 (CCxEN = CCxNEN = 0)，那么 OIx, OIxN, CCxP 和 CCxNP 都必须清零。

注：引脚连接到互补的 OCx 和 OCxN 通道的外部 I/O 引脚的状态，取决于 OCx 和 OCxN 通道状态和 GPIO 以及 AFIO 寄存器。

9.4.11 计数器 (TIMx_CNT)

偏移地址: 0x24

复位值: 0x0000




位域	名称	描述
15:0	CNT[15:0]	计数器的值 (Counter value)

9.4.12 预分频器 (TIMx_PSC)

偏移地址: 0x28

复位值: 0x0000




位域	名称	描述
15:0	PSC[15:0]	预分频器的值 (Prescaler value) 计数器时钟 $f_{CK_CNT} = f_{CK_PSC} / (PSC [15:0] + 1)$ 。 每次发生更新事件时, PSC 值都会加载到预分频器的影子寄存器中。

9.4.13 自动重载寄存器 (TIMx_AR)

偏移地址: 0x2C

复位值: 0xFFFF




位域	名称	描述
15:0	AR[15:0]	自动重载的值 (Auto-reload value) AR包含了将要装载入实际的自动重载寄存器的值。详细参考9.3.1节: 有关AR的更新和动作。 当自动重载的值为空时, 计数器不工作。

9.4.14 重复计数寄存器 (TIMx_REPCNT)

偏移地址: 0x30

复位值: 0x0000




位域	名称	描述
15:8	Reserved	保留, 必须保持复位值

位域	名称	描述
7:0	REPCNT[7:0]	重复计数器的值 (Repetition counter value) 重复计数器仅在给定数量 (N+1) 个计数器周期后用于生成更新事件或更新定时器寄存器, 其中 N 是 TIMx_REPCNT.REPCNT 的值。在向上计数模式下, 每次计数器溢出, 向下计数模式下每次计数器下溢或中央对齐模式下每次计数器溢出和每次计数器下溢时, 重复计数器都会递减。设置 TIMx_EVTGEN.UDGN 位将重新加载 TIMx_REPCNT.REPCNT 的内容并生成更新事件。

9.4.15 捕获/比较寄存器 1 (TIMx_CCDA1)

偏移地址: 0x34

复位值: 0x0000 0000




位域	名称	描述
15:0	CCDA1[15:0]	捕获/比较通道1的值 (Capture/Compare 1 value) <ul style="list-style-type: none"> ■ CC1 通道配置为输出: CCDA1 包含要与计数器 TIMx_CNT 比较的值, 在 OC1 输出上发出信号。如果未在 TIMx_CCMOD1.OC1PEN 位中选择预加载功能, 则写入的值会立即传输到有效寄存器。否则, 仅当更新事件发生时, 此预加载值才会传输到活动寄存器。 ■ CC1 通道配置为输入: CCDA1 包含由最后一个输入捕获 1 事件 (IC1) 传输的计数器值。当配置为输入模式时, 寄存器 CCDA1 和 CCDDAT1 只能读取。当配置为输出模式时, 寄存器 CCDA1 和 CCDDAT1 是可读写的。

9.4.16 捕获/比较寄存器 2 (TIMx_CCDA2)

偏移地址: 0x38

复位值: 0x0000 0000




位域	名称	描述
15:0	CCDA2[15:0]	捕获/比较通道2的值 (Capture/Compare 2 value) <ul style="list-style-type: none"> ■ CC2 通道配置为输出: CCDA2 包含要与计数器 TIMx_CNT 比较的值, 在 OC2 输出上发出信号。如果未在 TIMx_CCMOD1.OC2PEN 位中选择预加载功能, 则写入的值会立即传输到有效寄存器。否则, 仅当更新事件发生时, 此预加载值才会传输到活动寄存器。 ■ CC2 通道配置为输入: CCDA2 包含由最后一个输入捕获 2 事件 (IC2) 传输的计数器值。当配置为输入模式时, 寄存器 CCDA2 和 CCDDAT2 只能读取。当配置为输出模式时, 寄存器 CCDA2 和 CCDDAT2 是可读写的。

9.4.17 捕获/比较寄存器 3 (TIMx_CC DAT3)

偏移地址: 0x3C

复位值: 0x0000 0000




位域	名称	描述
15:0	CCDAT3[15:0]	捕获/比较通道3的值 (Capture/Compare 3 value) <ul style="list-style-type: none"> ■ CC3 通道配置为输出: CCDAT3 包含要与计数器 TIMx_CNT 比较的值, 在 OC3 输出上发出信号。 如果未在 TIMx_CCMOD2.OC3PEN 位中选择预加载功能, 则写入的值会立即传输到有效寄存器。 否则, 仅当更新事件发生时, 此预加载值才会传输到活动寄存器。 ■ CC3 通道配置为输入: CCDAT3 包含由最后一个输入捕获 3 事件 (IC3) 传输的计数值。 当配置为输入模式时, 寄存器 CCDAT3 和 CCDDAT3 只能读取。 当配置为输出模式时, 寄存器 CCDAT3 和 CCDDAT3 是可读写的。

9.4.18 捕获/比较寄存器 4 (TIMx_CC DAT4)

偏移地址: 0x40

复位值: 0x0000 0000




位域	名称	描述
15:0	CCDAT4[15:0]	捕获/比较通道4的值 (Capture/Compare 4 value) <ul style="list-style-type: none"> ■ CC4 通道配置为输出: CCDAT4 包含要与计数器 TIMx_CNT 比较的值, 在 OC4 输出上发出信号。 如果未在 TIMx_CCMOD2.OC4PEN 位中选择预加载功能, 则写入的值会立即传输到有效寄存器。 否则, 仅当更新事件发生时, 此预加载值才会传输到活动寄存器。 ■ CC4 通道配置为输入: CCDAT4 包含由最后一个输入捕获 4 事件 (IC4) 传输的计数值。 当配置为输入模式时, 寄存器 CCDAT4 和 CCDDAT4 只能读取。 当配置为输出模式时, 寄存器 CCDAT4 和 CCDDAT4 是可读写的。

9.4.19 刹车和死区寄存器 (TIMx_BKDT)

偏移地址: 0x44

复位值: 0x0000



注释： 根据锁定设置，AOEN、BKP、BKEN、OSSI、OSSR 和 DTGN[7:0] 位均可被写保护，有必要在第一次写入 TIMx_BKDT 寄存器时对它们进行配置。


位域	名称	描述
15	MOEN	主输出使能 (Main output enable) 该位可由软件或硬件根据 TIMx_BKDT.AOEN 位设置，一旦刹车输入有效，该位由硬件异步清零。它仅对配置为输出的通道有效。 0: OC 和 OCN 输出被禁用或强制进入空闲状态。 1: 如果设置了 TIMx_CCEN.CCxEN 或 TIMx_CCEN.CCxNEN 位，则使能 OC 和 OCN 输出。有关更多详细信息，请参见第 9.4.10 节捕获/比较使能寄存器 (TIMx_CCEN)。
14	AOEN	自动输出使能 (Automatic output enable) 0: 只有软件可以设置TIMx_BKDT.MOEN; 1: 软件设置TIMx_BKDT.MOEN; 或者如果刹车输入未激活，则在下一次更新事件发生时，硬件自动设置 TIMx_BKDT.MOEN。
13	BKP	刹车输入极性 (Break polarity) 0: 刹车输入低电平有效; 1: 刹车输入高电平有效。 注: 任何对该位的写操作都需要一个APB时钟的延迟以后才能起作用。
12	BKEN	刹车功能使能 (Break enable) 0: 禁止刹车输入 (BRK及CCS时钟失效事件); 1: 开启刹车输入 (BRK及CCS时钟失效事件)。 注: 任何对该位的写操作都需要一个APB时钟的延迟以后才能起作用。
11	OSSR	当 TIMx_BKDT.MOEN=1 且通道为互补输出时使用该位。 没有互补输出的定时器中不存在 OSSR 位。 0: 当定时器不工作时，禁止OC/OCN输出 (OC/OCN使能输出信号=0); 1: 当定时器不工作时，一旦CCxEN=1或CCxNEN=1，首先开启OC/OCN并输出无效电平，然后置OC/OCN使能输出信号=1。 有关更多详细信息，请参见第9.4.10节，捕获/比较启用寄存器 (TIMx_CCEN)。
10	OSSI	空闲模式下“关闭状态”选择 (Off-state selection for Idle mode) 当 TIMx_BKDT.MOEN=0 且通道配置为输出时使用该位。 0: 当定时器不工作时，禁止OC/OCN输出 (OC/OCN使能输出信号=0); 1: 当定时器不工作时，一旦CCxEN=1 或CCxNEN=1，OC/OCN首先输出其空闲电平，然后OC/OCN使能输出信号=1。 有关更多详细信息，请参见第9.4.10 节，捕获/比较启用寄存器 (TIMx_CCEN)。
9:8	LCKCFG[1:0]	锁定设置 (Lock configuration) 该位为防止软件错误而提供写保护。 这些位提供针对软件错误的写保护。 00: – 没有写保护。 01: – 锁定级别 1 TIMx_BKDT.DTGN、TIMx_BKDT.BKEN、TIMx_BKDT.BKP、TIMx_BKDT.AOEN、TIMx_CTRL2.OIx、TIMx_CTRL2.OIxN 位启用写保护。

位域	名称	描述
		10: – 锁定 2 级 除了 LOCK Level 1 模式下的寄存器写保护外, TIMx_CCEN.CCxP 和 TIMx_CCEN.CCxNP (如果相应通道配置为输出模式), TIMx_BKDT.OSSR 和 TIMx_BKDT.OSSI 位也使能写保护。 11: – 锁定 3 级 除了 LOCK Level 2 中的寄存器写保护外, TIMx_CCMODx.OCxMD 和 TIMx_CCMODx.OCxPEN 位 (如果相应通道配置为输出模式) 也启用写保护。 注意: 系统复位后, LCKCFG 位只能写一次。一旦写入 TIMx_BKDT 寄存器, LCKCFG 将受到保护, 直到下一次复位。
7:0	DTGN[7:0]	死区发生器设置 (Dead-time generator setup) 这些位定义插入的互补输出之间的死区持续时间。DTGN值与死区时间的关系如下: $DTGN[7:5]=0xx \Rightarrow DT=DTGN[7:0] \times T_{dtgn}, T_{dtgn} = T_{DTS};$ $DTGN[7:5]=10x \Rightarrow DT=(64+DTGN[5:0]) \times T_{dtgn}, T_{dtgn} = 2 \times T_{DTS};$ $DTGN[7:5]=110 \Rightarrow DT=(32+DTGN[4:0]) \times T_{dtgn}, T_{dtgn} = 8 \times T_{DTS};$ $DTGN[7:5]=111 \Rightarrow DT=(32+DTGN[4:0]) \times T_{dtgn}, T_{dtgn} = 16 \times T_{DTS};$

9.4.20 DMA 控制寄存器 (TIMx_DCTRL)

偏移地址: 0x48

复位值: 0x0000




位域	名称	描述
15:13	Reserved	保留, 必须保持复位值
12:8	DBLEN[4:0]	DMA连续传送长度 (DMA burst length) 该位字段定义 DMA 将访问 (写入/读取) TIMx_DADDR 寄存器的次数。 00000: 1次传输 00001: 2次传输 00010: 3次传输 ... 10001: 18次传输
7:5	Reserved	保留, 必须保持复位值
4:0	DBADDR[4:0]	DMA基地址 (DMA base address) 该位字段定义 DMA 访问 TIMx_DADDR 寄存器的第一个地址。 当第一次通过 TIMx_DADDR 完成访问时, 该位域指定您刚刚访问的地址。然后第二次访问TIMx_DADDR, 会访问到“DMA Base Address + 4”的地址 00000: TIMx_CTRL1, 00001: TIMx_CTRL2,

位域	名称	描述
		00010: TIMx_SMCTRL, 10001: TIMx_BKDT 10010: TIMx_DCTRL

9.4.21 连续模式的DMA地址 (TIMx_DADDR)

偏移地址: 0x4C

复位值: 0x0000



位域	名称	描述
15:0	BURST[15:0]	<p>DMA 访问缓冲区。</p> <p>当对该寄存器分配读或写操作时，将访问位于地址范围 (DMA base address + DMA burst length × 4) 的寄存器。</p> <p>DMA base address = The address of TIM_CTRL1 + TIMx_DCTRL.DBADDR * 4;</p> <p>DMA burst len = TIMx_DCTRL.DBLEN + 1.</p> <p>例子:</p> <p>如果 TIMx_DCTRL.DBLEN = 0x3 (4 次传输)，TIMx_DCTRL.DBADDR = 0xD (TIMx_CC DAT1)，DMA 数据长度 = 半字，DMA 存储器地址 = SRAM 中的缓冲区地址，DMA 外设地址 = TIMx_DADDR 地址。</p> <p>当事件发生时，TIMx 将向 DMA 发送请求，并传输 4 次数据。</p> <p>第一次，对 TIMx_DADDR 寄存器的 DMA 访问将映射到访问 TIMx_CC DAT1 寄存器；</p> <p>第二次，对 TIMx_DADDR 寄存器的 DMA 访问将映射到访问 TIMx_CC DAT2 寄存器；</p> <p>.....</p> <p>第四次，对 TIMx_DADDR 寄存器的 DMA 访问将映射到访问 TIMx_CC DAT4 寄存器；</p>

9.4.22 捕获/比较寄存器 (TIMx_CCMOD3)

偏移地址: 0x54

复位值: 0x0000


位域	名称	描述
15	OC6CEN	输出比较6清0使能 (Output compare 6 clear enable)
14:12	OC6MD[2:0]	输出比较6模式 (Output compare 6 mode)

位域	名称	描述
11	OC6PEN	输出比较6预装载使能 (Output compare 6 preload enable)
10	OC6FEN	输出比较6快速使能 (Output compare 6 fast enable)
9:8	Reserved	保留, 必须保持复位值
7	OC5CEN	输出比较5清0使能 (Output compare 3 clear enable)
6:4	OC5MD[2:0]	输出比较5模式 (Output compare 3 mode)
3	OC5PEN	输出比较5预装载使能 (Output compare 5 preload enable)
2	OC5FEN	输出比较5快速使能 (Output compare 5 fast enable)
1:0	Reserved	保留, 必须保持复位值

9.4.23 捕获/比较寄存器 5 (TIMx_CC DAT5)

偏移地址: 0x58

复位值: 0x0000




位域	名称	描述
15:0	CCDAT5[15:0]	捕获/比较通道5的值 (Capture/Compare 5 value) <ul style="list-style-type: none"> ■ CC5 通道只能配置为输出: CCDAT5 包含要与计数器 TIMx_CNT 比较的值, 在 OC5 输出上发出信号。 如果未在 TIMx_CCMOD3.OC5PEN 位中选择预加载功能, 则写入的值会立即传输到有效寄存器。否则, 仅当更新事件发生时, 此预加载值才会传输到活动寄存器。 CC5 用于比较器消隐。

9.4.24 捕获/比较寄存器 6 (TIMx_CC DAT6)

偏移地址: 0x5C

复位值: 0x0000



位域	名称	描述
15:0	CCDAT6[15:0]	捕获/比较通道6的值 (Capture/Compare 6 value) <ul style="list-style-type: none"> ■ CC6 通道只能配置为输出: CCDAT6 包含要与计数器 TIMx_CNT 比较的值, 在 OC6 输出上发出信号。 如果未在 TIMx_CCMOD3.OC6PEN 位中选择预加载功能, 则写入的值会立即传输到有效寄存器。否则, 仅当更新事件发生时, 此预加载值才会传输到活动寄存器。 TIM1_CC6 用于 OPAMP1 和 OPAMP2 的输入通道切换

10 通用定时器（TIM3）


10.1 TIM3 简介

通用定时器（TIM3）主要用于以下场合：对输入信号进行计数、测量输入信号的脉冲宽度和产生输出波形等。

10.2 TIM3 主要特性

- 16 位自动装载计数器。（可实现向上计数、向下计数、向上/下计数）。
- 16 位可编程预分频器。（分频系数可配置为 1 到 65536 之间的任意值）
- TIM3 最多支持 4 个通道
- 通道工作模式：PWM 输出、输出比较、单脉冲模式输出、输入捕获
- 如下事件发生时产生中断/DMA：
 - ◆ 更新事件
 - ◆ 触发事件
 - ◆ 输入捕获
 - ◆ 输出比较
- 可通过外部信号控制定时器
- 多个定时器内部连接在一起，以实现定时器的同步或链接
- 增量（正交）编码器接口：用于追踪运行轨迹和解析旋转方位
- 霍尔传感器接口：用于三相电机控制
- 支持捕获内部比较器输出信号。

图 10-1 TIMx (x=3) 框图



The event
 Interrupt and DMA output
 The capture channel 1 input can come from IOM or comparator output

10.3 TIM3 功能描述

10.3.1 时基单元


通用器的时基单元主要包括：预分频器、计数器和自动重载寄存器。当时基单元工作时，软件可以随时读取和写入相应的寄存器（TIMx_PSC、TIMx_CNT 和 TIMx_AR）。

根据自动重载预装载使能位（TIMx_CTRL1.ARPEN）的设置，预装载寄存器的值会立即或在每次更新事件 UEV 时传输到影子寄存器。TIMx_CTRL1.UPDIS=0 时，当计数器上溢/下溢或软件设置 TIMx_EVTGEN.UDGN，将生成更新事件。计数器 CK_CNT 仅在 TIMx_CTRL1.CNTEN 位被设置时有效。计数器在 TIMx_CTRL.CNTEN 位被设置后一个时钟周期之后开始计数。

10.3.1.1 预分频器描述

TIMx_PSC 寄存器由一个 16 位计数器组成，可用于计数器时钟频率按 1 和 65536 之间的任意分频。因为这个控制器带有缓冲器，可以在运行时动态改变。新的预分频器值只有在下次更新事件中才会被采用。

图 10-2 当预分频的参数从 1 到 4，计数器的时序图



10.3.2 计数器模式

10.3.2.1 向上计数模式

使用向上计数模式，计数器将从 0 计数到寄存器 TIMx_AR 的值，然后重置为 0。并产生一个计数器溢出事件。

如果设置 TIMx_CTRL1.UPRS 位（选择更新请求）和 TIMx_EVTGEN.UDGN 位，将产生一个更新事件（UEV）。但是 TIMx_STS.UDITF 不会被硬件置起，因此不会产生更新中断或 DMA 更新请求。这是为了避免清除计数器时产生更新中断。

取决于 TIMx_CTRL1.UPRS 的配置，当发生更新事件时，TIMx_STS.UDITF 被设置，所有寄存器都会更新：

- 当 TIMx_CTRL1.ARPEN = 1，预装载寄存器(TIMx_AR)的值被更新到自动装载影子寄存器
- 预加载值（TIMx_PSC）被重新加载到预分频器影子寄存器中

为了避免在向预装载寄存器中写入新值时更新影子寄存器，可以通过设置 TIMx_CTRL1.UPDIS=1 来禁止更新事件。

当产生一个更新事件时，计数器仍将被清除，预分频器计数器也将被设置为 0（但预分频器值将保持不变）。

下图给出一些示例，展示了向上计数模式计数器在不同分频因子下的动作。

图 10-3 当内部时钟分频因子 = 2/N 时，向上计数的时序图





图 10-4 当 ARPEN=0/1 产生更新事件时，向上计数的时序图




10.3.2.2 向下计数模式

向下计数模式，计数器将从寄存器 TIMx_AR 的值减至 0，然后从自动重载值重新开始，并产生计数器向下溢出事件

向下计数模式和向上计数模式配置更新事件和更新寄存器的过程相同，请查阅 10.3.2.1 章节。

下图给出一些示例，展示了向下计数模式计数器在不同分频因子下的动作。

图 10-5 内部时钟分频因子 = 2/N 时，向下计数时序图



10.3.2.3 中央对齐模式

在中央对齐模式下，计数器从 0 增加到值 (TIMx_AR) - 1，产生计数器溢出事件。然后，它从自动重载值 (TIMx_AR) 向下计数到 1，并生成一个计数器向下溢出事件。然后计数器重置为 0 并再次开始计数。

在这种模式下，TIMx_CTRL1.DIR 方向位无效，由硬件更新和指定当前计数方向。当 TIMx_CTRL1.CAMSEL 位不等于“00”时，中央对齐模式有效。

每次计数上溢和计数下溢时都会生成更新事件。或者，也可以通过设置 TIMx_EVTGEN.UDGN 位（通过软件或使用从模式控制器）来生成更新事件。在这种情况下，计数器从 0 重新开始计数，预分频器的计数器也从 0 重新开始计数。

注：如果因为计数器溢出而产生更新，自动重载将在计数器重新载入之前被更新。

图 10-6 内部时钟分频因子 = 2/N，中央对齐时序图





图 10-7 包含计数器上溢和下溢的中央对齐时序图(ARPEN=1)



10.3.3 时钟选择

- 通用定时器的内部时钟：CK_INT:
- 两种外部时钟模式：
 - 外部输入引脚


- 外部触发输入 ETR

- 内部触发输入 (ITRx)：一个定时器用作另一个定时器的预分频器

10.3.3.1 内部时钟源(CK_INT)


当 TIMx_SMCTRL.SMSEL 等于“000”时，从模式控制器被禁用。这三个控制位 (TIMx_CTRL1.CNTEN、TIMx_CTRL1.DIR、TIMx_EVTGEN.UDGN) 只能由软件改变 (TIMx_EVTGEN.UDGN 除外，它保持自动清零)。前提是 TIMx_CTRL1.CNTEN 位被软写为'1'，预分频器的时钟源由内部时钟 CK_INT 提供。

图 10-8 正常模式下的控制电路，内部时钟除以 1



10.3.3.2 外部时钟源模式 1

图 10-9 TI2 外部时钟连接示例



通过配置 `TIMx_SMCTRL.SMSEL=111` 选择该模式。计数器可以配置为在所选输入的时钟上升沿或下降沿进行计数。

例如，配置向上计数模式在 TI2 输入的时钟上升沿计数，配置步骤如下：


- 配置 `TIMx_CCMOD1.CC2SEL` 等于‘01’，CC2 通道配置为输入，IC2 映射到 TI2
- 配置 `TIMx_CCEN.CC2P` 等于‘0’，选择时钟上升沿极性
- 通过配置 `TIMx_CCMOD1.IC2F[3:0]` 选择输入滤波器带宽（如果不需要滤波器，保持 IC2F 位为‘0000’）
- 配置 `TIMx_SMCTRL.SMSEL` 等于‘111’，选择定时器外部时钟模式 1
- 配置 `TIMx_SMCTRL.TSEL` 等于‘110’，选择 TI2 作为触发输入源
- 配置 `TIMx_CTRL1.CNTEN` 等于‘1’以启动计数器

注意：捕获预分频器不用于触发，所以不需要配置

当定时器时钟的上升沿出现在 `TI2=1` 时，计数器计数一次并且 `TIMx_STS.TITF` 标志被拉高。

TI2 的上升沿与计数器实际时钟之间的延迟取决于 TI2 输入端的再同步电路。

图 10-10 外部时钟模式 1 的控制电路




10.3.3.3 外部时钟源模式 2

此模式由 TIMx_SMCTRL .EXCEN 选择等于 1。计数器可以在外部触发输入 ETR 的每个上升沿或下降沿计数。

下图为外部时钟源模式 2 的外部触发输入模块示意图。

图 10-11 外部触发输入框图




例如，使用以下配置步骤使向上计数器在 ETR 上每 2 个上升沿计数一次。

- 由于在这种情况下不需要过滤器，因此使 TIMx_SMCTRL .EXTF[3:0] 等于‘0000’
- 通过使 TIMx_SMCTRL.EXTPS[1:0] 等于 ‘01’ 来配置预分频器
- 通过设置 TIMx_SMCTRL.EXTP 等于‘0’来选择 ETR 引脚的极性，ETR 的上升沿有效

- 外部时钟模式 2 通过设置 TIMx_SMCTRL.EXCEN 等于‘1’来选择
- 通过设置 TIMx_CTRL1.CNTEN 等于“1”启动计数器。

计数器每 2 个 ETR 上升沿计数一次。ETR 的上升沿与计数器的实际时钟之间的延迟是由于 ETRP 信号上的再同步电路造成的。

图 10-12 外部时钟模式 2 的控制电路




10.3.4 捕获/比较通道

捕获/比较通道包括捕获/比较寄存器和影子寄存器。输入部分由数字滤波器、多路复用器和预分频器组成。输出部分包括比较器和输出控制。

输入信号 TIx 被采样和滤波以产生信号 TIxF。然后由极性选择功能的边沿检测器生成信号 (TIxF_rising 或 TIxF_falling)，其极性由 TIMx_CCEN.CCxP 位选择。该信号可用作从模式控制器的触发输入。同时，信号 ICx 经过分频后送入捕获寄存器。下图显示了捕获/比较通道的框图。

图 10-13 捕获/比较通道（例如：通道 1 输入级）



输出部分生成一个中间波形 OCxRef（高电平有效）作为参考。极性作用在链的末端。

图 10-14 捕获/比较通道 1 主电路





图 10-15 通道 x 的输出部分（以通道 4 为例子）



在捕获/比较时，读取和写入始终访问预加载的寄存器。两个具体工作流程如下：

在捕获模式下，捕获实际上是在影子寄存器中完成的，然后将影子寄存器中的值复制到预加载寄存器中。

在比较模式下，与捕获模式相反，预加载寄存器的值被复制到影子寄存器中，并与计数器进行比较。

10.3.5 输入捕获模式

在捕获模式下，TIMx_CCDATx 寄存器用于在检测到 ICx 信号后锁存计数器值。

有一个捕获中断标志 TIMx_STS.CCxITF，如果相应的中断使能被拉高，它可以发出中断或 DMA 请求。

TIMx_STS.CCxITF 位在发生捕获事件时由硬件设置，并由软件或读取 TIMx_CCDATx 寄存器清零。

当 TIMx_CCDATx 寄存器中的计数器值被捕获并且 TIMx_STS.CCxITF 已经被拉高时，重复捕获标志 TIMx_STS.CCxOCF 设置为 1。与前者不同，TIMx_STS.CCxOCF 通过向其写入 0 来清除。

为实现 TI1 输入的上升沿将计数器值捕获到 TIMx_CCDAT1 寄存器中，配置流程如下：

- 选择有效输入：
 - 将 TIMx_CCMOD1.CC1SEL 配置为“01”。此时输入为 CC1 通道，IC1 映射到 TI1。
- 编程所需的输入滤波器持续时间：
 - 通过配置 TIMx_CCMODx.ICxF 位来定义 TI1 输入的采样频率和数字滤波器的长度。示例：如果输入信号抖动多达 5 个内部时钟周期，我们必须选择比这 5 个时钟周期更长的滤波器持续时间。当检测到具有新电平的 8 个连续样本（以 f_{DRS} 频率采样）时，我们可以验证 TI1 上的转换。然后配置 TIMx_CCMOD1.IC1F 到“0011”
- 通过配置 TIMx_CCEN.CC1P=0，选择上升沿作为 TI1 通道的有效跳变极性
- 配置输入预分频器。在本例中，配置 TIMx_CCMOD1.IC1PSC= ‘00’ 以禁用预分频器，因为我们想要捕获每个有效转换
- 通过配置 TIMx_CCEN.CC1EN = ‘1’ 启用捕获。

如果要使能 DMA 请求，可以配置 TIMx_DINTEN.CC1DEN=1。如果要使能相关中断请求，可以配置 TIMx_DINTEN.CC1IEN=1。

10.3.6 PWM 输入模式


PWM 输入模式和普通输入捕获模式有一些区别，包括：

- 两个 ICx 信号映射到同一个 TIx 输入
- 两个 ICx 信号在极性相反的边沿有效
- 选择两个 TIxFP 信号之一作为触发输入
- 从机模式控制器配置为复位模式

例如，下面的配置流程可以用来知道 TI1 上 PWM 信号的周期和占空比（这取决于 CK_INT 的频率和预分频器的值）。

- 配置 TIMx_CCMOD1.CC1SEL 等于 ‘01’ 以选择 TI1 作为 TIMx_CCDAT1 的有效输入
- 配置 TIMx_CCEN.CC1P 等于 ‘0’ 选择滤波定时器输入 1(TI1FP1) 的有效极性，在上升沿有效
- 配置 TIMx_CCMOD1.CC2SEL 等于 ‘10’ 选择 TI1 作为 TIMx_CCDAT2 的有效输入
- 配置 TIMx_CCEN.CC2P 等于 1 选择滤波定时器输入 2(TI1FP2) 的有效极性，下降沿有效
- 配置 TIMx_SMCTRL.TSEL=101 选择 Filtered timer input 1 (TI1FP1) 作为有效触发输入
- 配置 TIMx_SMCTRL.SMSEL=100 配置从模式控制器为复位模式
- 配置 TIMx_CCEN.CC1EN=1 和 TIMx_CCEN.CC2EN=1 以启用捕获

图 10-16 PWM 输入模式时序



由于只有滤波器定时器输入 1 (TI1FP1) 和滤波器定时器输入 2 (TI2FP2) 连接到从模式控制器, 因此 PWM 输入模式只能与 TIMx_CH1/TIMx_CH2 信号一起使用。

10.3.7 强制输出模式

在输出模式 (TIMx_CCMODx.CCxSEL=00) 下, 软件可以直接将输出比较信号强制为有效或无效电平。

用户可以设置 TIMx_CCMODx.OCxMD=101 强制输出比较信号为有效电平。OCxREF 将被强制为高电平, OCx 得到与 CCxP 极性相反的值。另一方面, 用户可以设置 TIMx_CCMODx.OCxMD=100 强制输出比较信号为无效电平, 即 OCxREF 被强制为低电平。

在此模式下, TIMx_CCDATx 影子寄存器和计数器的值仍然相互比较。

输出比较寄存器 TIMx_CCDATx 和计数器 TIMx_CNT 之间的比较对 OCxREF 没有影响。并且仍然可以设置标志。因此, 仍然可以发送中断和 DMA 请求。

10.3.8 输出比较模式

用户可以使用此模式来控制输出波形, 或指示一段时间已过。

当捕获/比较寄存器和计数器的值相同时, 输出比较函数的操作如下:

- TIMx_CCMODx.OCxMD 为输出比较模式, TIMx_CCEN.CCxP 为输出极性。当比较匹配时, 如果设置 TIMx_CCMODx.OCxMD=000, 则输出管脚将保持其电平; 如果设置 TIMx_CCMODx.OCxMD=001, 则设置输出管脚有效; 如果设置 TIMx_CCMODx.OCxMD=010, 则输出管脚将为 设置为无效; 如果设置 TIMx_CCMODx.OCxMD=011, 则输出引脚将设置为翻转。
- 设置 TIMx_STS.CCxITF
- 如果用户设置了 TIMx_DINTEN.CCxIEN, 将产生相应的中断
- 如果用户设置 TIMx_DINTEN.CCxDEN 并设置 TIMx_CTRL2.CCDSEL 选择 DMA 请求, 将发送 DMA 请求

用户可以设置 TIMx_CCMODx.OCxPEN 来选择是否使用捕获/比较预加载寄存器 (TIMx_CCDATx) 来选择捕获/比较影子寄存器。

时间分辨率是计数器的一个计数周期。

在单脉冲模式下, 输出比较模式也可用于输出单脉冲。


以下是输出比较模式的配置步骤:

- 首先, 用户应该选择计数器时钟
- 其次, 用所需数据设置 TIMx_AR 和 TIMx_CCDATx
- 如果用户需要产生中断, 设置 TIMx_DINTEN.CCxIEN
- 然后通过设置 TIMx_CCEN.CCxP、TIMx_CCMODx.OCxMD、TIMx_CCEN.CCxEN 等选择输出模式
- 最后, 设置 TIMx_CTRL1.CNTEN 启用计数器

用户可以随时通过设置 TIMx_CCDATx 来更新输出波形, 只要不启用预加载寄存器。否则, TIMx_CCDATx 影子寄存器将在下一次更新事件中更新。

例如：

图 10-17 输出比较模式，开启 OC1



10.3.9 PWM 模式

用户可以使用 PWM 模式产生一个信号，其占空比由 TIMx_CCDATx 寄存器的值决定，其频率由 TIMx_AR 寄存器的值决定。并且取决于 TIMx_CTRL1.CAMSEL 的值，TIM 可以在边沿对齐模式或中央对齐模式下产生 PWM 信号。

用户可以通过设置 TIMx_CCMODx.OCxMD=110 或设置 TIMx_CCMODx.OCxMD=111 来设置 PWM 模式 1 或 PWM 模式 2。要启用预加载寄存器，用户必须设置相应的 TIMx_CCMODx.OCxPEN。然后设置 TIMx_CTRL1.ARPEN 自动重载预加载寄存器。

用户可以通过设置 TIMx_CCEN.CCxP 来设置 OCx 的极性。

当 TIM 处于 PWM 模式时，TIMx_CNT 和 TIMx_CCDATx 的值总是相互比较。


只有当更新事件发生时，预加载寄存器才会转移到影子寄存器。因此，用户必须在计数器开始计数之前通过设置 TIMx_EVTGEN.UDGN 来复位所有寄存器。

10.3.9.1 PWM 中央对齐模式

如果用户设置 TIMx_CTRL1.CAMSEL 等于 01、10 或 11，PWM 中央对齐模式将被激活。比较标志的设置取决于 TIMx_CTRL1.CAMSEL 的值。设置比较标志的情况有 3 种，仅当计数器向上计数时，仅当计数器向下计数时，或当计数器向上计数和向下计数时。用户不应通过软件修改 TIMx_CTRL1.DIR，它是由硬件更新的。

中央对齐 PWM 波形示例如下，波形设置为：TIMx_AR=8，PWM 模式 1，当计数器向下计数对应 TIMx_CTRL1.CAMSEL=01 时设置比较标志。

图 10-18 中央对齐的 PWM 波形 (AR=8)



使用中央对齐模式时用户应注意的事项如下：

- 计数器向上或向下计数取决于 TIMx_CTRL1.DIR 的值。注意不要同时更改 DIR 和 CAMSEL 位
- 用户在中央对齐模式下不要写计数器，否则会导致意想不到的结果。例如：
 - ◆ 如果写入计数器的值为 0 或者是 TIMx_AR 的值，则方向会被更新，但不会产生更新事件
 - ◆ 如果写入计数器的值大于自动重载的值，则方向不会更新
- 为了安全起见，建议用户在启动计数器之前设置 TIMx_EVTGEN.UDGN 以通过软件生成更新，并且在计数器运行时不要写入计数器

10.3.9.2 PWM 边沿对齐模式

边沿对齐模式有两种配置，向上计数和向下计数。

● 向上计数


用户可以设置 TIMx_CTRL1.DIR=0 使计数器向上计数。

PWM 模式 1 的示例：

当 $TIMx_CNT < TIMx_CCDATx$ 时， $OCxREF$ 为高电平，否则为低电平。如果 $TIMx_CCDATx$ 中的比较值大于自动重载值，则 $OCxREF$ 将保持为 1。相反，如果比较值为 0，则 $OCxREF$ 将保持为 0。

当 $TIMx_AR=8$ 时，PWM 波形如下：

图 10-19 边沿对齐 PWM 波形 (AR=8)



● 向下计数

用户可以设置 $TIMx_CTRL1.DIR=1$ 使计数器向下计数。

PWM 模式 1 的示例：


当 $TIMx_CNT > TIMx_CCDATx$ 时， $OCxREF$ 为低电平，否则为高电平。如果 $TIMx_CCDATx$ 中的比较值大于自动重载值，则 $OCxREF$ 将保持为 1。

注：若第 n 个 PWM 周期 CCDATx 影子寄存器 $\geq AR$ 值，第 n+1 个 PWM 周期 CCDATx 的影子寄存器值是 0。在第 n+1 个 PWM 周期的计数器为 0 的时刻，虽然计数器 = CCDATx 影子寄存器的值 = 0， $OCxREF = '0'$ ，但不会产生比较事件。

10.3.10 单脉冲模式

在单脉冲模式(ONEPM)中，接收到触发信号，经过可控延迟 t_{DELAY} 后产生脉宽可控的脉冲 t_{PULSE} 。输出模式需要配置为输出比较模式或 PWM 模式。选择单脉冲模式后，计数器会在更新事件 UEV 产生后停止计数。

图 10-20 单脉冲模式示例



以下是单脉冲模式的示例：

从 TI2 输入检测到上升沿触发，延迟 t_{DELAY} 后在 OC1 上产生宽度为 t_{PULSE} 的脉冲。

1. 计数器配置：向上计数，计数器 $\text{TIMx_CNT} < \text{TIMx_CCDAT1} \leq \text{TIMx_AR}$ ；
2. TI2FP2 映射到 TI2, $\text{TIMx_CCMOD1.CC2SEL} = '01'$ ；TI2FP2 配置为上升沿检测, $\text{TIMx_CCEN.CC2P} = '0'$ ；
3. TI2FP2 充当从模式控制器的触发器（TRGI）并启动计数器， $\text{TIMx_SMCTRL.TSEL} = '110'$ ， $\text{TIMx_SMCTRL.SMSEL} = '110'$ （触发模式）；
4. TIMx_CCDAT1 写入要延迟的计数值（ t_{DELAY} ）， $\text{TIMx_AR} - \text{TIMx_CCDAT1}$ 为脉宽 t_{PULSE} 的计数值；
5. 配置 $\text{TIMx_CTRL1.ONEPM} = 1$ 使能单脉冲模式，配置 $\text{TIMx_CCMOD1.OC1MD} = '111'$ 选择 PWM2 模式；
6. 等待 TI2 有外部触发事件，OC1 输出一个单脉冲波形；

10.3.10.1 特殊情况：OCx 快速使能：

在单脉冲模式下，通过 TIx 输入检测到一个边沿，并触发计数器开始计数到比较值，然后输出一个脉冲。这些操作限制了可以达到的最小延迟 t_{DELAY} 。

您可以设置 $\text{TIMx_CCMODx.OCxFEN} = 1$ 开启 OCx 快速使能，在触发上升沿后，OCxREF 信号将被强制转换为与比较匹配立即发生的电平相同的电平，而不管比较结果如何。OCxFEN 快速使能仅在通道模式配置为 PWM1 和 PWM2 模式时生效。

10.3.11 在外部事件上清除 OCxREF 信号


如果用户设置 `TIMx_CCMODx.OCxCEN=1`，ETRF 输入的高电平可用于驱动 OCxREF 信号为低电平，OCxREF 信号将保持低电平，直到下一次 UEV 发生。只有输出比较和 PWM 模式可以使用该功能。在强制模式下不能使用。

例如：为了控制电流，用户可以将 ETR 信号连接到比较器的输出端，ETR 的操作如下：

- 设置 `TIMx_SMCTRL.EXTPS=00` 禁用外部触发预分频器。
- 设置 `TIMx_SMCTRL.EXCEN=0` 禁用外部时钟模式 2。
- 设置 `TIMx_SMCTRL.EXTP` 和 `TIMx_SMCTRL.EXTF`，根据需要配置外触发极性和外触发滤波器。

例：当 ETRF 输入变高时，OCxREF 信号对于不同的 OCxCEN 值的行为。在这种情况下，定时器设置为 PWM 模式。

图 10-21 清除 TIMx 的 OCxREF



10.3.12 调试模式

当微控制器处于调试模式（Cortex-M0 内核停止）时，根据 `DBG_CTRL.TIMx_STOP` 配置，TIMx 计数器可以继续正常工作或停止。详见 3.4.9 章节。


10.3.13 TIMx 定时器和外部触发的同步

与高级定时器相同，见 9.3.16。

10.3.14 定时器同步

所有 TIMx 定时器都在内部相互连接。该实现允许任何主定时器提供触发以复位、启动、停止或为其他从定时器提供时钟。主时钟用于内部计数器，可以预分频。下图为定时器互连框图。同步功能不支持连接的动态变化。用户应在启用主定时器的触发器或时钟之前配置并启用从定时器。

图 10-22 主/从定时器的例子



10.3.14.1 主定时器作为另一个定时器的预分频器

定时器 1 作为定时器 3 的预分频器。TIM1 是主，TIM3 是从。

用户需要为此配置执行以下步骤。

- 设置 TIM1_CTRL2.MMSEL='010' 以使用 TIM1 的更新事件作为触发输出。
- 配置 TIM3_SMCTRL.TSEL='000'，将 TIM1 的 TRGO 连接到 TIM3。
- 配置 TIM3_SMCTRL.SMSEL = '111'，从模式控制器将配置为外部时钟模式 1。
- 通过设置 TIM3_CTRL1.CNTEN = "1"，启动 TIM3。
- 通过设置 TIM1_CTRL1.CNTEN = "1"，启动 TIM1。

注：如果用户通过配置 MMSEL = '1xx' 选择 OCx 作为 TIM1 的触发输出，则 OCx 上升沿将用于驱动 timer3。

10.3.14.2 主定时器使能另一个定时器

在本例中，TIM3 通过 TIM1 的输出比较使能。TIM1 的 OC1REF 输出为高电平后，TIM3 计数器将开始计数。两个计数器的时钟均基于 CK_INT，通过预分频器除以 3 ($f_{CK_CNT} = f_{CK_INT}/3$)。


配置步骤如下所示。

- 设置 TIM1_CTRL2.MMSEL='100' 以使用 TIM1 的 OC1REF 作为触发输出。

- 配置 TIM1_CCMOD1 寄存器来配置 OC1REF 输出波形。
- 设置 TIM3_SMCTRL.TSEL = '000' 将 TIM1 触发输出连接到 TIM3。
- 设置 TIM3_SMCTRL.SMSEL = '101' 将 TIM3 设置为门控模式。
- 设置 TIM3_CTRL1.CNTEN = '1' 来启动 TIM3。
- 设置 TIM1_CTRL1.CNTEN = '1' 以启动 TIM1。

注：TIM3 时钟与 TIM1 时钟不同步，该模式仅影响 TIM3 计数器使能信号。

图 10-23 定时器 3 由定时器 1 的 OC1REF 门控




在下一个示例中，用 TIM1 的使能信号门控 TIM3，设置 TIM1_CTRL1.CNTEN = '0' 以停止 TIM1。

仅当 TIM1 使能时，TIM3 才基于分频的内部时钟计数。两个计数器的时钟均基于 CK_INT，通过预分频器除以 3 ($f_{CK_CNT} = f_{CK_INT}/3$)。

配置步骤如下所示

- 设置 TIM1_CTRL2.MMSEL = '001' 使用 TIM1 的使能信号作为触发输出
- 设置 TIM3_SMCTRL.TSEL = '000' 配置 TIM3 从 TIM1 获取触发输入
- 设置 TIM3_SMCTRL.SMSEL = '101' 将 TIM3 配置为门控模式。
- 设置 TIM3_CTRL1.CNTEN = '1' 来启动 TIM3。
- 设置 TIM1_CTRL1.CNTEN = '1' 以启动 TIM1。
- 设置 TIM1_CTRL1.CNTEN = '0' 以停止 TIM1。

图 10-24 定时器 3 由定时器 1 的使能门控




10.3.14.3 主定时器启动另一个定时器

在这个例子中，我们可以使用更新事件作为触发源。TIM1 是主，TIM3 是从。

配置步骤如下图所示：

- 设置 TIM1_CTRL2.MMSEL='010' 使用 TIM1 的更新事件作为触发输出
- 配置 TIM1_AR 寄存器设置输出周期。
- 设置 TIM3_SMCTRL.TSEL='000' 将 TIM1 触发输出连接到 TIM3。
- 设置 TIM3_SMCTRL.SMSEL='110' 将 TIM3 设置为触发模式。
- 设置 TIM1_CTRL1.CNTEN=1 启动 TIM1。

图 10-25 使用定时器 1 的更新触发定时器 3



10.3.14.4 使用一个外部触发同步地启动 2 个定时器

在本例中，TIM1 的 TI1 输入上升沿使能 TIM1，使能 TIM1 时使能 TIM3。为确保计数器对齐，TIM1 必须配置为主/从模式。对于 TI1，TIM1 是从；对于 TIM3，TIM1 是主。


配置步骤如下图所示：

- 设置 TIM1_MMSEL = '001' 使用使能信号作为触发输出
- 设置 TIM1_SMCTRL.TSEL = '100' 将 TIM1 配置为从模式并接收 TI1 的触发输入。
- 设置 TIM1_SMCTRL.SMSEL = '110' 将 TIM1 配置为触发模式。
- 设置 TIM1_SMCTRL.MSMD = '1' 将 TIM1 配置为主/从模式。
- 设置 TIM3_SMCTRL.TSEL = '000' 将 TIM1 触发输出连接到 TIM3。
- 设置 TIM3_SMCTRL.SMSEL = '110' 将 TIM3 配置为触发模式。

当 TI1 上升沿到来时，两个定时器开始根据内部时钟同步计数，两个 TITF 标志同时置位。

注：下图显示了在主/从模式下 CNTEN 和 TIM1 的 CK_PSC 之间的延迟。

图 10-26 使用定时器 1 的 TI1 输入触发定时器 1 和定时器 3



10.3.15 编码器接口模式

编码器使用两个输入 TI1 和 TI2 作为接口，计数器对 TI1FP1 或 TI2FP2 上的每个边沿变化进行计数。计数方向由硬件 TIMx_CTRL1.DIR 自动控制。编码器计数模式共有三种：

4. 计数器只在 TI1 的边沿计数，TIMx_SMCTRL.SMSEL = '001'；
5. 计数器只在 TI2 的边沿计数，TIMx_SMCTRL.SMSEL = '010'；
6. 计数器同时在 TI1 和 TI2 的边沿计数，TIMx_SMCTRL.SMSEL = '011'；

编码器接口相当于使用带方向选择的外部时钟，计数器只在 0 和自动重载值 (TIMx_AR.AR [15:0]) 之间连续计数。因此，需要提前配置自动重载寄存器 TIMx_AR。

注意：编码器模式和外部时钟模式 2 不兼容，不能同时选择。

计数方向与编码器信号的关系如下表：


表 10-1 计数方向与编码器信号的关系

有效边沿	相对信号的电平 (TI1FP1对应TI2, TI2FP2对应TI1)	TI1FP1信号		TI2FP2信号	
		上升	下降	上升	下降
仅在TI1计数	高	向下计数	向上计数	不计数	不计数
	低	向上计数	向下计数	不计数	不计数
仅在TI2计数	高	不计数	不计数	向上计数	向下计数
	低	不计数	不计数	向下计数	向上计数
在TI1和TI2上计数	高	向下计数	向上计数	向上计数	向下计数
	低	向上计数	向下计数	向下计数	向上计数

以下是选择了双边沿触发以抑制输入抖动的编码器示例：


1. IC1FP1 映射到 TI1 (TIMx_CCMOD1.CC1SEL= '01')，IC1FP1 不反相 (TIMx_CCEN.CC1P= '0')；
2. IC1FP2 映射到 TI2 (TIMx_CCMOD2.CC2SEL= '01')，IC2FP2 不反相 (TIMx_CCEN.CC2P= '0')；
3. 输入在上升沿和下降沿均有效 (TIMx_SMCTRL.SMSEL = '011')；
4. 启用计数器 TIMx_CTRL1.CNTEN= '1'；

图 10-27 编码器模式下的计数器操作实例



下图为 IC1FP1 极性反转时的计数器行为示例 (CC1P='1', 其他配置同上)

图 10-28 IC1FP1 反相的编码器接口模式实例



10.3.16 与霍尔传感器的接口

请查阅9.3.20

10.4 TIMx 寄存器描述 (x=3)

关于在寄存器描述里面所用到的缩写，详见第 1.1 节。

可以用半字 (16 位) 或字 (32 位) 的方式操作这些外设寄存器。

10.4.1 寄存器总览

表 10-2 TIM3 寄存器总览


Offset	Register	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
000h	TIMx_CTRL1	Reserved														CLRSEL	Reserved	C3SEL	C2SEL	C1SEL	Reserved	CLKD[1:0]		ARPEN	CAMSEL[1:0]		DIR	ONEPM	UPRS	UPDIS	CNTEN			
	Reset Value															0		0	0	0		0	0	0	0	0	0	0	0	0	0	0	0	0
004h	TIMx_CTRL2	Reserved														ETRSEL		TI1SEL	MMSEL[2:0]		CCDSEL	Reserved												
	Reset Value															0	0	0	0	0	0	0	0	0										
008h	TIMx_SMCTRL	Reserved														EXTP	EXCEN	EXTPS[1:0]		EXTIF[3:0]		MSMD	TSEL[2:0]		Reserved	SMSELEL[2:0]								
	Reset Value															0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0			

Offset	Register	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
00Ch	TIMx_DINTEN	Reserved														TDEN	Reserved		CC4DEN	CC3DEN	CC2DEN	CC1DEN	UDEN	Reserved		TIFEN	Reserved		CC4IEN	CC3IEN	CC2IEN	CC1IEN	UIEN
	Reset Value	0														0	0		0	0	0	0	0	0		0	0		0	0	0	0	0
010h	TIMx_STS	Reserved														Reserved		CC4OCF	CC3OCF	CC2OCF	CC1OCF	Reserved		TITF	Reserved		CC4ITF	CC3ITF	CC2ITF	CC1ITF	UDITF		
	Reset Value	0														0		0	0	0	0	0		0	0		0	0	0	0	0	0	
014h	TIMx_EVTGEN	Reserved																															
	Reset Value	0																															
018h	TIMx_CCMOD1 Output compare	Reserved														OC2CEN	OC2MD[2:0]		OC2PEN	OC2FEN	CC2SEL[1:0]		OC1CEN	OC1MD[2:0]		OC1PEN	OC1FEN	CC1SEL[1:0]					
	Reset Value	0														0	0		0	0	0		0	0		0	0	0					
018h	TIMx_CCMOD1 Input capture	Reserved														IC2F[3:0]		IC2PSC[1:0]		CC2SEL[1:0]		IC1F[3:0]		IC1PSC[1:0]		CC1SEL[1:0]							
	Reset Value	0														0		0		0		0		0									
01Ch	TIMx_CCMOD2 Output compare	Reserved														OC4CEN	OC4MD[2:0]		OC4PEN	OC4FEN	CC4SEL[1:0]		OC3CEN	OC3MD[2:0]		OC3PEN	OC3FEN	CC3SEL[1:0]					
	Reset Value	0														0	0		0	0	0		0	0		0	0	0					
01Ch	TIMx_CCMOD2 Input capture	Reserved														IC4F[3:0]		IC4PSC[1:0]		CC4SEL[1:0]		IC3F[3:0]		IC3PSC[1:0]		CC3SEL[1:0]							
	Reset Value	0														0		0		0		0		0									
020h	TIMx_CCEN	Reserved														CC4P	CC4EN	Reserved		CC3P	CC3EN	Reserved		CC2P	CC2EN	Reserved		CC1P	CC1EN				
	Reset Value	0														0	0	0		0	0	0		0	0	0		0	0				
024h	TIMx_CNT	Reserved														CNT[15:0]																	
Reset Value	0														0																		
028h	TIMx_PSC	Reserved														PSC[15:0]																	
Reset Value	0														0																		
02Ch	TIMx_AR	Reserved														AR[15:0]																	
	Reset Value	1														1																	
030h	Reserved																																
034h	TIMx_CCDAT1	Reserved														CCDAT1[15:0]																	
	Reset Value	0														0																	
038h	TIMx_CCDAT2	Reserved														CCDAT2[15:0]																	
	Reset Value	0														0																	
03Ch	TIMx_CCDAT3	Reserved														CCDAT3[15:0]																	
	Reset Value	0														0																	
040h	TIMx_CCDAT4	Reserved														CCDAT4[15:0]																	
	Reset Value	0														0																	
044h	Reserved																																
048h	TIMx_DCTRL	Reserved														DBLEN[4:0]				Reserved		DBADDR[4:0]											
	Reset Value	0														0				0		0											
04Ch	TIMx_DADDR	Reserved														BURST[15:0]																	
	Reset Value	0														0																	

10.4.2 控制寄存器 1 (TIMx_CTRL1)

偏移地址: 0x00

复位值: 0x0000




位域	名称	描述
31:16	Reserved	保留, 必须保持复位值
15	CLRSEL	OCxREF clear selection 0: 选择外部OCxREF clear (来自 ETR) 1: 选择OCxREF clear (来自比较器)
14	Reserved	保留, 必须保持复位值
13	C3SEL	Channel 3 Selection 0: 选择外部CH3 信号(来自 IOM) 1: Reserved
12	C2SEL	Channel 2 Selection 0: 选择外部 CH2 (来自IOM) signal 1: Reserved
11	C1SEL	Channel 1 selection 0: 选择外部 CH1 (来自 IOM) signal 1: 选择内部 CH1 (来自比较器) signal
10	Reserved	保留, 必须保持复位值
9:8	CLKD[1:0]	时钟分频因子 (Clock division) CLKD[1:0] 表示 CK_INT (定时器时钟) 和 DTS (用于死区时间发生器和数字滤波器 (ETR、TIx) 的时钟) 之间的分频比。 00: $t_{DTS} = t_{CK_INT}$ 01: $t_{DTS} = 2 \times t_{CK_INT}$ 10: $t_{DTS} = 4 \times t_{CK_INT}$ 11: 保留, 不要使用这个配置
7	ARPEN	自动重载预装载允许位 (Auto-reload preload enable) 0: TIMx_AR 寄存器的影子寄存器禁用 1: TIMx_AR 寄存器的影子寄存器使能

位域	名称	描述
6:5	CAMSEL[1:0]	选择中央对齐模式（Center-aligned mode selection） 00: 边缘对齐模式。TIMx_CTRL1.DIR 指定向上计数或向下计数。 01: 中央对齐模式1。计数器在中央对齐模式下计数，向下计数时输出比较中断标志位设置为1。 10: 中央对齐模式2。计数器在中央对齐模式下计数，向上计数时输出比较中断标志位设置为1。 11: 中央对齐模式3。计数器在中央对齐模式下计数，向上计数或向下计数时输出比较中断标志位设置为1。 注意：当计数器仍然启用时（TIMx_CTRL1.CNTEN = 1），不允许从边缘对齐模式切换到中央对齐模式。
4	DIR	方向（Direction） 0: 计数器向上计数； 1: 计数器向下计数。 注：当计数器配置为中央对齐模式或编码器模式时，该位为只读。
3	ONEPM	单脉冲模式（One pulse mode） 0: 禁用单脉冲模式，发生更新事件时不影响计数器计数。 1: 使能单脉冲模式，下次更新事件发生时计数器停止计数
2	UPRS	更新请求源（Update request source） 该位用于通过软件选择 UEV 事件源。 0: 如果更新中断或 DMA 请求使能，以下任何事件都会产生更新中断或 DMA 请求： - 计数器上溢/下溢 - TIMx_EVTGEN.UDGN 位被设置 - 从模式控制器的更新生成 1: 如果更新中断或 DMA 请求使能，只有计数器上溢/下溢会产生更新中断或 DMA 请求。
1	UPDIS	更新禁用（Update disable） 该位用于启用/禁用软件生成的更新事件（UEV）事件。 0: 启用。如果满足以下条件之一，将生成 UEV： - 计数器上溢/下溢 - TIMx_EVTGEN.UDGN 位被设置 - 从模式控制器的更新生成 影子寄存器将使用预加载值进行更新。 1: UEV 禁用。不生成更新事件，影子寄存器（AR、PSC 和 CCDATx）保持它们的值。如果 TIMx_EVTGEN.UDGN 位置位或从模式控制器发出硬件复位，则重新初始化计数器和预分频器。
0	CNTEN	使能计数器（Counter enable） 0: 禁止计数器； 1: 使能计数器。 注：在软件设置了CNTEN位后，外部时钟、门控模式和编码器模式才能工作。触发模式可以自动地通过硬件设置CNTEN位。

10.4.3 控制寄存器 2 (TIMx_CTRL2)

偏移地址: 0x04

复位值: 0x0000



位域	名称	描述
15: 9	Reserved	保留, 必须保持复位值
8	ETRSEL	ETR选择(ETR Selection) 0: 选择外部ETR信号(来自IOM); 1: Reserve;
7	TI1SEL	TI1选择 (TI1 selection) 0: TIMx_CH1引脚连到TI1输入; 1: TIMx_CH1、TIMx_CH2和TIMx_CH3引脚经异或后连到TI1输入。
6:4	MMSEL[2:0]	主模式选择 这 3 位 (TIMx_CTRL2.MMSEL [2:0]) 用于选择在主模式下发送到从定时器的同步信息 (TRGO)。可能的组合如下: 000: 复位 - 当 TIMx_EVTGEN.UDGN 置位或从模式控制器产生复位时, 将出现 TRGO 脉冲。在后一种情况下, TRGO 上的信号与实际复位相比有所延迟。 001: 使能 - TIMx_CTRL1.CNTEN 位用作触发输出 (TRGO)。有时需要同时启动多个定时器或者在一段时间内开启从定时器。 当 TIMx_CTRL1.CNTEN 位置位或门控模式下的触发输入为高电平时, 计数器使能信号置位。 当计数器使能信号由触发输入控制时, TRGO 上有一个延迟, 除非选择了主/从模式 (参见 TIMx_SMCTRL.MSMD 位的说明)。 010: 更新 - 选择更新事件作为触发输出 (TRGO)。例如, 主定时器时钟可用作从定时器预分频器。 011: 比较脉冲 - 当 TIMx_STS.CC1ITF 被设置时 (即使它已经是高电平), 即捕获或比较成功时, 触发输出发送一个正脉冲 (TRGO)。 100: 比较 - OC1REF 信号用作触发输出 (TRGO)。 101: 比较 - OC2REF 信号用作触发输出 (TRGO)。 110: 比较 - OC3REF 信号用作触发输出 (TRGO)。 111: 比较 - OC4REF 信号用作触发输出 (TRGO)。
3	CCDSEL	捕获/比较的DMA选择 (Capture/compare DMA selection) 0: 当发生CCx事件时, 送出CCx的DMA请求; 1: 当发生更新事件时, 送出CCx的DMA请求。
2:0	Reserved	保留, 必须保持复位值

10.4.4 从模式控制寄存器 (TIMx_SMCTRL)

偏移地址: 0x08

复位值：0x0000

15	14	13	12	11	8	7	6	4	3	2	0
EXTP	EXCEN	EXTPS[1:0]	EXTF[3:0]			MSMD	TSEL[2:0]		Reserved	SMSEL[2:0]	
rw	rw	rw	rw			rw	rw		rw	rw	

位域	名称	描述
15	EXTP	外部触发极性（External trigger polarity） 该位选择是用ETRP还是ETRP的反相来作为触发操作 0：ETRP高电平或上升沿有效； 1：ETRP低电平或下降沿有效。
14	EXCEN	外部时钟使能位（External clock enable） 该位启用外部时钟模式2。启用后，计数器由ETRF信号上的任意有效边沿驱动。 0：禁止外部时钟模式2； 1：使能外部时钟模式2。 <i>注 1：当同时使能外部时钟模式 1 和外部时钟模式 2 时，外部时钟的输入为 ETRF。</i> <i>注 2：以下从机模式可以与外部时钟模式2同时使用：复位模式、门控模式和触发模式；但是，TRGI 无法连接到 ETRF (TIMx_SMCTRL.TSEL ≠ '111')。</i> <i>注 3：设置 TIMx_SMCTRL.EXCEN 位与选择外部时钟模式 1 并将 TRGI 连接到 ETRF (TIMx_SMCTRL.SMSEL = 111 和 TIMx_SMCTRL.TSEL = 111) 的效果相同</i>
13:12	EXTPS[1:0]	外部触发预分频（External trigger prescaler） 外部触发信号 ETRP 的频率必须最多为 TIMxCLK 频率的 1/4。当输入更快的外部时钟时，可以使用预分频器来降低 ETRP 的频率。 00：关闭预分频； 01：ETRP频率除以2； 10：ETRP频率除以4； 11：ETRP频率除以8。
11:8	EXTF[3:0]	外部触发滤波（External trigger filter） 这些位用于定义 ETRP 信号的采样频率和 ETRP 数字滤波的带宽。实际上，数字滤波器是一个事件计数器，在记录连续 N 个事件后生成验证输出。 0000：无滤波器，以fDTS采样 1000：采样频率fSAMPLING=fDTS/8, N=6 0001：采样频率fSAMPLING=fCK_INT, N=2 1001：采样频率fSAMPLING=fDTS/8, N=8 0010：采样频率fSAMPLING=fCK_INT, N=4 1010：采样频率fSAMPLING=fDTS/16, N=5 0011：采样频率fSAMPLING=fCK_INT, N=8 1011：采样频率fSAMPLING=fDTS/16, N=6 0100：采样频率fSAMPLING=fDTS/2, N=6 1100：采样频率fSAMPLING=fDTS/16, N=8 0101：采样频率fSAMPLING=fDTS/2, N=8 1101：采样频率fSAMPLING=fDTS/32, N=5 0110：采样频率fSAMPLING=fDTS/4, N=6 1110：采样频率fSAMPLING=fDTS/32, N=6 0111：采样频率fSAMPLING=fDTS/4, N=8 1111：采样频率fSAMPLING=fDTS/32, N=8

位域	名称	描述
7	MSMD	主/从模式 (Master/slave mode) 0: 无作用; 1: 触发输入 (TRGI) 上的事件被延迟了, 以允许在当前定时器 (通过TRGO) 与它的从定时器间的完美同步。这对要求把几个定时器同步到一个单一的外部事件时是非常有用的。
6:4	TSEL[2:0]	触发选择 (Trigger selection) 这3位选择用于同步计数器的触发输入。 000: 内部触发0 (ITR0) 100: TI1的边沿检测器 (TI1F_ED) 001: 内部触发1 (ITR1) 101: 滤波后的定时器输入1 (TI1FP1) 010: 内部触发2 (ITR2) 110: 滤波后的定时器输入2 (TI2FP2) 011: 内部触发3 (ITR3) 111: 外部触发输入 (ETRF) 更多ITRx的细节参见表10-3。 <i>注: 这些位只能在未用到 (如SMSEL=000) 时被改变, 以避免在改变时产生错误的边沿检测。</i>
3	Reserved	保留, 必须保持复位值
2:0	SMSEL[2:0]	从模式选择 (Slave mode selection) 当选择了外部信号, 触发信号 (TRGI) 的有效边沿与选中的外部输入极性相关 (见输入控制寄存器和控制寄存器的说明) 000: 关闭从模式 – 如果CNTEN=1, 则预分频器直接由内部时钟驱动。 001: 编码器模式1 – 根据TI2FP2的电平, 计数器在TI1FP1的边沿向上/下计数。 010: 编码器模式2 – 根据TI1FP1的电平, 计数器在TI2FP2的边沿向上/下计数。 011: 编码器模式3 – 根据另一个信号的输入电平, 计数器在TI1FP1和TI2FP2的边沿向上/下计数。 100: 复位模式 – 选中的触发输入 (TRGI) 的上升沿, 计数器重新初始化并更新影子寄存器。 101: 门控模式 – 当触发输入 (TRGI) 为高时, 计数器的时钟开启。一旦触发输入变为低, 则计数器停止 (但不复位)。计数器的启动和停止都是受控的。 110: 触发模式 – 计数器在触发输入TRGI的上升沿启动 (但不复位), 只有计数器的启动是受控的。 111: 外部时钟模式1 – 选中的触发输入 (TRGI) 的上升沿驱动计数器。 <i>注: 如果TI1F_ED被选为触发输入 (TSEL=100) 时, 不要使用门控模式。这是因为, TI1F_ED在每次TI1F变化时输出一个脉冲, 然而门控模式是要检查触发输入的电平。</i>

表 10-3 TIMx 内部触发连接

Slave timer	ITR0 (TSEL = 000)	ITR1 (TSEL = 001)	ITR2 (TSEL = 010)	ITR3 (TSEL = 011)
TIM3	TIM1	NA	NA	NA

10.4.5 DMA/中断使能寄存器 (TIMx_DINTEN)

偏移地址: 0x0C

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	TDEN	Reserved	CC4DEN	CC3DEN	CC2DEN	CC1DEN	UDEN	Reserved	TIEN	Reserved	CC4IEN	CC3IEN	CC2IEN	CC1IEN	UIEN
	rw		rw	rw	rw	rw	rw		rw		rw	rw	rw	rw	rw

位域	名称	描述
15	Reserved	保留，必须保持复位值
14	TDEN	允许触发DMA请求（Trigger DMA request enable） 0：禁止触发DMA请求； 1：允许触发DMA请求。
13	Reserved	保留，必须保持复位值
12	CC4DEN	允许捕获/比较4的DMA请求（Capture/Compare 4 DMA request enable） 0：禁止捕获/比较4的DMA请求； 1：允许捕获/比较4的DMA请求。
11	CC3DEN	允许捕获/比较3的DMA请求（Capture/Compare 3 DMA request enable） 0：禁止捕获/比较3的DMA请求； 1：允许捕获/比较3的DMA请求。
10	CC2DEN	允许捕获/比较2的DMA请求（Capture/Compare 2 DMA request enable） 0：禁止捕获/比较2的DMA请求； 1：允许捕获/比较2的DMA请求。
9	CC1DEN	允许捕获/比较1的DMA请求（Capture/Compare 1 DMA request enable） 0：禁止捕获/比较1的DMA请求； 1：允许捕获/比较1的DMA请求。
8	UDEN	允许更新的DMA请求（Update DMA request enable） 0：禁止更新的DMA请求； 1：允许更新的DMA请求。
7	Reserved	保留，必须保持复位值
6	TIEN	触发中断使能（Trigger interrupt enable） 0：禁止触发中断； 1：使能触发中断。
5	Reserved	保留，必须保持复位值
4	CC4IEN	允许捕获/比较4中断（Capture/Compare 4 interrupt enable） 0：禁止捕获/比较4中断； 1：允许捕获/比较4中断。
3	CC3IEN	允许捕获/比较3中断（Capture/Compare 3 interrupt enable） 0：禁止捕获/比较3中断； 1：允许捕获/比较3中断。
2	CC2IEN	允许捕获/比较2中断（Capture/Compare 2 interrupt enable） 0：禁止捕获/比较2中断； 1：允许捕获/比较2中断。
1	CC1IEN	允许捕获/比较1中断（Capture/Compare 1 interrupt enable） 0：禁止捕获/比较1中断； 1：允许捕获/比较1中断。
0	UIEN	允许更新中断（Update interrupt enable） 0：禁止更新中断； 1：允许更新中断。

10.4.6 状态寄存器 (TIMx_STS)

偏移地址: 0x10

复位值: 0x0000

15	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved		CC4OCF	CC3OCF	CC2OCF	CC1OCF	Reserved		TITF	Reserved	CC4ITF	CC3ITF	CC2ITF	CC1ITF	UDITF
		rc_w0	rc_w0	rc_w0	rc_w0			rc_w0	Reserved	rc_w0	rc_w0	rc_w0	rc_w0	rc_w0

位域	名称	描述
15:13	Reserved	保留, 必须保持复位值
12	CC4OCF	捕获/比较4重复捕获标记 (Capture/Compare 4 overcapture flag) 参见CC1OCF描述。
11	CC3OCF	捕获/比较3重复捕获标记 (Capture/Compare 3 overcapture flag) 参见CC1OCF描述。
10	CC2OCF	捕获/比较2重复捕获标记 (Capture/Compare 2 overcapture flag) 参见CC1OCF描述。
9	CC1OCF	捕获/比较1重复捕获标记 (Capture/Compare 1 overcapture flag) 仅当相应的通道被配置为输入捕获时, 该标记可由硬件置1。写0可清除该位。 0: 无重复捕获产生; 1: 计数器的值被捕获到TIMx_CCDAT1寄存器时, CC1ITF的状态已经为'1'。
8:7	Reserved	保留, 必须保持复位值
6	TITF	触发器中断标记 (Trigger interrupt flag) 当发生触发事件 (当从模式控制器处于除门控模式外的其它模式时, 在TRGI输入端检测到有效边沿, 或门控模式下的任一边沿) 时由硬件对该位置'1'。它由软件清'0'。 0: 无触发器事件产生; 1: 触发中断等待响应。
5	Reserved	保留, 必须保持复位值
4	CC4ITF	捕获/比较4中断标记 (Capture/Compare 4 interrupt flag) 参考CC1ITF描述。
3	CC3ITF	捕获/比较3中断标记 (Capture/Compare 3 interrupt flag) 参考CC1ITF描述。
2	CC2ITF	捕获/比较2中断标记 (Capture/Compare 2 interrupt flag) 参考CC1ITF描述。
1	CC1ITF	捕获/比较1中断标记 (Capture/Compare 1 interrupt flag) 如果通道CC1配置为输出模式: 除中央对齐模式外, 当计数器值与比较值相同时, 该位由硬件设置 (参见TIMx_CTRL1.CAMSEL 位描述)。该位由软件清零。 0: 未发生匹配。 1: TIMx_CNT 的值与 TIMx_CCDAT1 的值相同。 当 TIMx_CCDAT1 的值大于 TIMx_AR 的值时, 如果计数器溢出 (在向上计数和向上/向下计数模式下) 和向下计数模式下溢, 则 TIMx_STS.CC1ITF 位将变为高电平。 如果通道CC1配置为输入模式: 当捕捉事件发生时, 该位由硬件设置。该位由软件或读取 TIMx_CCDAT1 清零。

位域	名称	描述
		0: 未发生输入捕捉。 1: 发生输入捕捉。 计数器值已在 TIMx_CC1DAT1 中捕获。 在 IC1 上检测到与所选极性相同的边沿。
0	UDITF	更新中断标志 (Update interrupt flag) 当在以下条件下发生更新事件时, 该位由硬件设置: - 当 TIMx_CTRL1.UPDIS = 0 时, 计数器上/下溢。 - 当 TIMx_CTRL1.UPRS = 0 时, TIMx_CTRL1.UPDIS = 0, 并通过软件设置 TIMx_EVTGEN.UDGN 位以重新初始化 CNT。 - 当 TIMx_CTRL1.UPRS = 0 时, TIMx_CTRL1.UPDIS = 0, 并且计数器 CNT 由触发事件重新初始化。 (参见 TIMx_SMCTRL 寄存器说明) 该位由软件清零。 0: 未发生更新事件 1: 发生更新中断

10.4.7 事件产生寄存器 (TIMx_EVTGEN)

偏移地址:0x14

复位值:0x0000

15	7	6	5	4	3	2	1	0
Reserved		TGN	Reserved	CC4GN	CC3GN	CC2GN	CC1GN	UDGN
		w			w	w	w	w

位域	名称	描述
15:7	Reserved	保留, 必须保持复位值
6	TGN	产生触发事件 (Trigger generation) 当由软件置位时, 该位可以产生一个触发事件。 而此时TIMx_STS.TITF = 1, 如果相应的中断和DMA被使能, 就会产生相应的中断和DMA。 该位由硬件自动清零。 0: 无动作 1: 产生触发事件
5	Reserved	保留, 必须保持复位值
4	CC4GN	产生捕获/比较4事件 (Capture/Compare 4 generation) 参考CC1GN描述。
3	CC3GN	产生捕获/比较3事件 (Capture/Compare 3 generation) 参考CC1GN描述。
2	CC2GN	产生捕获/比较2事件 (Capture/Compare 2 generation) 参考CC1GN描述。
1	CC1GN	产生捕获/比较1事件 (Capture/Compare 1 generation) 当由软件设置时, 该位可以产生一个捕获/比较事件。 该位由硬件自动清零。 CC1对应通道为输出模式时: TIMx_STS.CC1ITF 标志将被拉高, 如果相应的中断和 DMA 被使能, 就会产生相应的中断和 DMA。 CC1对应通道为输入模式时: TIMx_CC1DAT1 将捕获当前计数器值, 并将 TIMx_STS.CC1ITF 标志拉高, 如果相应的中断和 DMA 被使能, 则会产生相应的中断和 DMA。 如果 TIMx_STS.CC1ITF 已经

位域	名称	描述
		拉高，则拉高 TIMx_STS.CC1OCF。 0: 无动作 1: 生成 CC1 捕获/比较事件
0	UDGN	产生更新事件（Update generation） 该位由软件置'1'，由硬件自动清'0'。 当由软件设置时，该位可以生成更新事件。而此时计数器会重新初始化，预分频计数器会被清零，计数器在中央对齐或向上计数模式下会被清零，但在向下计数模式下取 TIMx_AR寄存器的值。 该位由硬件自动清零。 0: 无动作 1: 生成更新事件

10.4.8 捕获/比较模式寄存器 1 (TIMx_CCMOD1)

偏移地址：0x18

复位值：0x0000

通道可用于输入（捕获模式）或输出（比较模式），通道的方向由相应的 CCxSEL 位定义。该寄存器其它位的作用在输入和输出模式下不同。OCx 描述了通道在输出模式下的功能，ICx 描述了通道在输入模式下的功能。因此必须注意，同一个位在输出模式和输入模式下的功能是不同的。

输出比较模式：

15	14	12	11	10	9	8	7	6	4	3	2	1	0
OC2CEN	OC2MD[2:0]		OC2PEN	OC2FEN	CC2SEL[1:0]		OC1CEN	OC1MD[2:0]		OC1PEN	OC1FEN	CC1SEL[1:0]	
rw	rw		rw	rw	rw		rw	rw		rw	rw	rw	

位域	名称	描述
15	OC2CEN	输出比较2清0使能（Output Compare 2 clear enable）
14:12	OC2MD[2:0]	输出比较2模式（Output Compare 2 mode）
11	OC2PEN	输出比较2预装载使能（Output Compare 2 preload enable）
10	OC2FEN	输出比较2快速使能（Output Compare 2 fast enable）
9:8	CC2SEL[1:0]	捕获/比较2选择。（Capture/Compare 2 selection） 该位定义通道的方向（输入/输出），及输入脚的选择： 00: CC2通道被配置为输出； 01: CC2通道被配置为输入，IC2映射在TI2上； 10: CC2通道被配置为输入，IC2映射在TI1上； 11: CC2通道被配置为输入，IC2映射在TRC上。此模式仅工作在内部触发输入被选中时（由TIMx_SMCTRL寄存器的TSEL位选择）。 <i>注：CC2SEL仅在通道关闭时（TIMx_CCEN寄存器的CC2EN=0）才是可写的。</i>
7	OC1CEN	输出比较1清'0'使能（Output Compare 1 clear enable） 0: OC1REF 不受ETRF输入的影响； 1: 一旦检测到ETRF输入高电平，清除OC1REF=0。
6:4	OC1MD[2:0]	输出比较1模式（Output Compare 1 mode） 这些位用于管理输出参考信号 OC1REF，它决定了 OC1 和 OC1N 的值，在高电平有效，而 OC1 和 OC1N 的有效电平取决于 TIMx_CCEN.CC1P 和 TIMx_CCEN.CC1NP 位。 000: 冻结。TIMx_CCDAT1 寄存器和计数器 TIMx_CNT 之间的比较对 OC1REF 信号没有影响。

位域	名称	描述
		001: 将通道 1 设置为匹配时的有效电平。当 $TIMx_CCDAT1 = TIMx_CNT$ 时, OC1REF 信号将被强制为高电平。 010: 将通道 1 设置为匹配时的无效电平。当 $TIMx_CCDAT1 = TIMx_CNT$ 时, OC1REF 信号将被强制为低电平。 011: 翻转。当 $TIMx_CCDAT1 = TIMx_CNT$ 时, OC1REF 信号将被翻转。 100: 强制无效电平。OC1REF 信号被强制为低电平。 101: 强制有效电平。OC1REF 信号被强制为高电平。 110: PWM 模式 1 - 在向上计数模式下, 如果 $TIMx_CNT < TIMx_CCDAT1$, 则通道 1 的 OC1REF 信号为高电平, 否则为低电平。在向下计数模式下, 如果 $TIMx_CNT > TIMx_CCDAT1$, 则通道 1 的 OC1REF 信号为低电平, 否则为高电平。 111: PWM 模式 2 - 在向上计数模式下, 如果 $TIMx_CNT < TIMx_CCDAT1$, 则通道 1 的 OC1REF 信号为低电平, 否则为高电平。在向下计数模式下, 如果 $TIMx_CNT > TIMx_CCDAT1$, 则通道 1 的 OC1REF 信号为高电平, 否则为低电平。 <i>注 1: 在 PWM 模式 1 或 PWM 模式 2 中, OC1REF 电平仅在比较结果改变或输出比较模式从冻结模式切换到 PWM 模式时才会改变。</i>
3	OC1PEN	输出比较 1 预加载使能 (Output Compare 1 preload enable) 0: 禁用 $TIMx_CCDAT1$ 寄存器的预加载功能。支持随时对 $TIMx_CCDAT1$ 寄存器进行写操作, 写入的值立即生效。 1: 使能 $TIMx_CCDAT1$ 寄存器的预加载功能。仅对预加载寄存器进行读写操作。当更新事件发生时, $TIMx_CCDAT1$ 的值被加载到影子寄存器中。 <i>注 1: 只有当 $TIMx_CTRL1.ONEPM = 1$ (在单脉冲模式下) 时, 才能使用 PWM 模式而不验证预加载寄存器, 否则无法预测其他行为。</i>
2	OC1FEN	输出比较 1 快速使能 (Output Compare 1 fast enable) 该位用于加快 CC 输出对触发输入事件的响应。 0: 根据计数器与 CCDAT1 的值, CC1 正常操作, 即使触发器是打开的。当触发器的输入有一个有效沿时, 激活 CC1 输出的最小延时为 5 个时钟周期。 1: 输入到触发器的有效沿的作用就像发生了一次比较匹配。因此, OC1 被设置为比较电平而与比较结果无关。采样触发器的有效沿和 CC1 输出间的延时被缩短为 3 个时钟周期。 OCxFEN 只在通道被配置成 PWM1 或 PWM2 模式时起作用。
1:0	CC1SEL[1:0]	捕获/比较 1 选择。(Capture/Compare 1 selection) 这 2 位定义通道的方向 (输入/输出), 及输入脚的选择: 00: CC1 通道被配置为输出; 01: CC1 通道被配置为输入, IC1 映射在 TI1 上; 10: CC1 通道被配置为输入, IC1 映射在 TI2 上; 11: CC1 通道被配置为输入, IC1 映射在 TRC 上。此模式仅工作在内部触发输入被选中时 (由 $TIMx_SMCTRL$ 寄存器的 TSEL 位选择)。 <i>注: CC1SEL 仅在通道关闭时 ($TIMx_CCEN$ 寄存器的 $CC1EN=0$) 才是可写的。</i>

输入捕获模式:

15	12	11	10	9	8	7	4	3	2	1	0		
IC2F[3:0]			IC2PSC[1:0]		CC2SEL[1:0]		IC1F[3:0]			IC1PSC[1:0]		CC1SEL[1:0]	
rw			rw		rw		rw			rw		rw	

位域	名称	描述
15:12	IC2F[3:0]	输入捕获2滤波器 (Input capture 2 filter)
11:10	IC2PSC[1:0]	输入/捕获2预分频器 (Input capture 2 prescaler)
9:8	CC2SEL[1:0]	捕获/比较2选择 (Capture/Compare 2 selection) 这两位定义通道的方向 (输入/输出), 及输入脚的选择: 00: CC2通道被配置为输出; 01: CC2通道被配置为输入, IC2映射在TI2上; 10: CC2通道被配置为输入, IC2映射在TI1上; 11: CC2通道被配置为输入, IC2映射在TRC上。此模式仅工作在内部触发输入被选中时 (由TIMx_SMCTRL寄存器的TSEL位选择)。 <i>注: CC2SEL仅在通道关闭时 (TIMx_CCEN寄存器的CC2EN=0) 才是可写的。</i>
7:4	IC1F[3:0]	输入捕获1滤波器 (Input capture 1 filter) 这几位定义了TI1输入的采样频率及数字滤波器长度。数字滤波器由一个事件计数器组成, 它记录到N个事件后会产生一个输出的跳变: 0000: 无滤波器, 以f _{DTS} 采样 1000: 采样频率f _{SAMPLING} =f _{DTS} /8, N=6 0001: 采样频率f _{SAMPLING} =f _{CK_INT} , N=2 1001: 采样频率f _{SAMPLING} =f _{DTS} /8, N=8 0010: 采样频率f _{SAMPLING} =f _{CK_INT} , N=4 1010: 采样频率f _{SAMPLING} =f _{DTS} /16, N=5 0011: 采样频率f _{SAMPLING} =f _{CK_INT} , N=8 1011: 采样频率f _{SAMPLING} =f _{DTS} /16, N=6 0100: 采样频率f _{SAMPLING} =f _{DTS} /2, N=6 1100: 采样频率f _{SAMPLING} =f _{DTS} /16, N=8 0101: 采样频率f _{SAMPLING} =f _{DTS} /2, N=8 1101: 采样频率f _{SAMPLING} =f _{DTS} /32, N=5 0110: 采样频率f _{SAMPLING} =f _{DTS} /4, N=6 1110: 采样频率f _{SAMPLING} =f _{DTS} /32, N=6 0111: 采样频率f _{SAMPLING} =f _{DTS} /4, N=8 1111: 采样频率f _{SAMPLING} =f _{DTS} /32, N=8
3:2	IC1PSC[1:0]	输入/捕获1预分频器 (Input capture 1 prescaler) 这两位定义了CC1输入 (IC1) 的预分频系数。 一旦TIMx_CCEN.CC1EN=0, 则预分频器复位。 00: 无预分频器, 捕获输入口上检测到的每一个边沿都触发一次捕获; 01: 每2个事件触发一次捕获; 10: 每4个事件触发一次捕获; 11: 每8个事件触发一次捕获。
1:0	CC1SEL[1:0]	捕获/比较1选择 (Capture/Compare 1 Selection) 这两位定义通道的方向 (输入/输出), 及输入脚的选择: 00: CC1通道被配置为输出; 01: CC1通道被配置为输入, IC1映射在TI1上; 10: CC1通道被配置为输入, IC1映射在TI2上; 11: CC1通道被配置为输入, IC1映射在TRC上。此模式仅工作在内部触发输入被选中时 (由TIMx_SMCTRL寄存器的TSEL位选择)。 <i>注: CC1SEL仅在通道关闭时 (TIMx_CCEN寄存器的CC1EN=0) 才是可写的。</i>

10.4.9 捕获/比较模式寄存器 2 (TIMx_CCMOD2)

偏移地址: 0x1C

复位值：0x0000

参看以上 CCMOD1 寄存器的描述

输出比较模式：

15	14	12	11	10	9	8	7	6	4	3	2	1	0
OC4CEN	OC4MD[2:0]	OC4PEN	OC4FEN	CC4SEL[1:0]	OC3CEN	OC3MD[2:0]	OC3PEN	OC3FEN	CC3SEL[1:0]				
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw				

位域	名称	描述
15	OC4CEN	输出比较4清0使能 (Output compare 4 clear enable)
14:12	OC4MD[2:0]	输出比较4模式 (Output compare 4 mode)
11	OC4PEN	输出比较4预装载使能 (Output compare 4 preload enable)
10	OC4FEN	输出比较4快速使能 (Output compare 4 fast enable)
9:8	CC4SEL[1:0]	捕获/比较4选择 (Capture/Compare 4 selection) 该2位定义通道的方向 (输入/输出), 及输入脚的选择: 00: CC4通道被配置为输出; 01: CC4通道被配置为输入, IC4映射在TI4上; 10: CC4通道被配置为输入, IC4映射在TI3上; 11: CC4通道被配置为输入, IC4映射在TRC上。此模式仅工作在内部触发输入被选中时 (由TIMx_SMCTRL寄存器的TSEL位选择)。 <i>注: CC4SEL仅在通道关闭时 (TIMx_CCEN寄存器的CC4EN=0) 才是可写的。</i>
7	OC3CEN	输出比较3清0使能 (Output compare 3 clear enable)
6:4	OC3MD[2:0]	输出比较3模式 (Output compare 3 mode)
3	OC3PEN	输出比较3预装载使能 (Output compare 3 preload enable)
2	OC3FEN	输出比较3快速使能 (Output compare 3 fast enable)
1:0	CC3SEL[1:0]	捕获/比较3选择 (Capture/Compare 3 selection) 这2位定义通道的方向 (输入/输出), 及输入脚的选择: 00: CC3通道被配置为输出; 01: CC3通道被配置为输入, IC3映射在TI3上; 10: CC3通道被配置为输入, IC3映射在TI4上; 11: CC3通道被配置为输入, IC3映射在TRC上。此模式仅工作在内部触发输入被选中时 (由TIMx_SMCTRL寄存器的TSEL位选择)。 <i>注: CC3SEL仅在通道关闭时 (TIMx_CCEN寄存器的CC3EN=0) 才是可写的。</i>

输入捕获模式：

15	12	11	10	9	8	7	4	3	2	1	0
	IC4F[3:0]	IC4PSC[1:0]	CC4SEL[1:0]			IC3F[3:0]		IC3PSC[1:0]		CC3SEL[1:0]	
	rw	rw	rw			rw		rw		rw	

位域	名称	描述
15:12	IC4F[3:0]	输入捕获4滤波器 (Input capture 4 filter)
11:10	IC4PSC[1:0]	输入/捕获4预分频器 (Input capture 4 prescaler)

位域	名称	描述
9:8	CC4SEL[1:0]	捕获/比较4选择 (Capture/Compare 4 selection) 这2位定义通道的方向(输入/输出), 及输入脚的选择: 00: CC4通道被配置为输出; 01: CC4通道被配置为输入, IC4映射在TI4上; 10: CC4通道被配置为输入, IC4映射在TI3上; 11: CC4通道被配置为输入, IC4映射在TRC上。此模式仅工作在内部触发输入被选中时(由TIMx_SMCTRL寄存器的TSEL位选择)。 <i>注: CC4SEL仅在通道关闭时(TIMx_CCEN寄存器的CC4EN=0)才是可写的。</i>
7:4	IC3F[3:0]	输入捕获3滤波器 (Input capture 3 filter)
3:2	IC3PSC[1:0]	输入/捕获3预分频器 (Input capture 3 prescaler)
1:0	CC3SEL[1:0]	捕获/比较3选择 (Capture/compare 3 selection) 这2位定义通道的方向(输入/输出), 及输入脚的选择: 00: CC3通道被配置为输出; 01: CC3通道被配置为输入, IC3映射在TI3上; 10: CC3通道被配置为输入, IC3映射在TI4上; 11: CC3通道被配置为输入, IC3映射在TRC上。此模式仅工作在内部触发输入被选中时(由TIMx_SMCTRL寄存器的TSEL位选择)。 <i>注: CC3SEL仅在通道关闭时(TIMx_CCEN寄存器的CC3EN=0)才是可写的。</i>

10.4.10 捕获/比较使能寄存器 (TIMx_CCEN)

偏移地址: 0x20

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	CC4P	CC4EN	Reserved	CC3P	CC3EN	Reserved	CC2P	CC2EN	Reserved	CC1P	CC1EN				
	rw	rw		rw	rw		rw	rw		rw	rw			rw	rw

位域	名称	描述
15:14	Reserved	保留, 必须保持复位值.
13	CC4P	捕获/比较4输出极性 (Capture/Compare 4 output polarity) 参考TIMx_CCEN.CC1P的描述。
12	CC4EN	捕获/比较4输出使能 (Capture/Compare 4 output enable) 参考TIMx_CCEN.CC1EN 的描述。
11:10	Reserved	保留, 必须保持复位值
9	CC3P	捕获/比较3输出极性 (Capture/Compare 3 output polarity) 参考TIMx_CCEN.CC1P的描述。
8	CC3E	捕获/比较3输出使能 (Capture/Compare 3 output enable) 参考TIMx_CCEN.CC1E 的描述。
7:6	Reserved	保留, 必须保持复位值
5	CC2P	捕获/比较2输出极性 (Capture/Compare 2 output polarity) 参考TIMx_CCEN.CC1P的描述。
4	CC2EN	捕获/比较2输出使能 (Capture/Compare 2 output enable) 参考TIMx_CCEN.CC1EN的描述。
3:2	Reserved	保留, 必须保持复位值

位域	名称	描述
1	CC1P	捕获/比较1输出极性 (Capture/Compare 1 output polarity) CC1对应通道为输出模式时: 0: OC1 高电平有效 1: OC1 低电平有效 CC1对应通道为输入模式时: 此时, 该位用于选择是使用IC1还是IC1的反相信号作为触发信号或捕捉信号。 0: 非反相: 当 IC1 产生上升沿时发生捕获动作。 当用作外部触发时, IC1 是非反相的。 1: 反相: 当 IC1 产生下降沿时发生捕获动作。 当用作外部触发时, IC1 被反相。
0	CC1EN	捕获/比较1输出使能 (Capture/Compare 1 output enable) CC1通道配置为输出: 0: 关闭— OC1禁止输出。 1: 开启— OC1信号输出到对应的输出引脚。 CC1通道配置为输入: 该位决定了计数器的值是否能捕获入TIMx_CCDAT1寄存器。 0: 捕获禁止; 1: 捕获使能。

表 10-4 标准 OCx 的输出控制位


CCxEN	OCx output status
0	Disable output (OCx=0)
1	OCx = OCxREF + polarity

注: 连接到标准 OCx 通道的外部 I/O 引脚的状态取决于 OCx 通道状态以及 GPIO 和 AFIO 寄存器。

10.4.11 计数器 (TIMx_CNT)

偏移地址: 0x24

复位值: 0x0000




位域	名称	描述
15:0	CNT[15:0]	计数器的值 (Counter value)

10.4.12 预分频器 (TIMx_PSC)

偏移地址: 0x28

复位值: 0x0000




位域	名称	描述
15:0	PSC[15:0]	预分频器的值（Prescaler value） 计数器时钟 $f_{CK_CNT} = f_{CK_PSC} / (PSC [15:0] + 1)$ 。 每次发生更新事件时，PSC 值都会加载到预分频器的影子寄存器中。

10.4.13 自动重载寄存器（TIMx_AR）

偏移地址:0x2C

复位值: 0xFFFF




位域	名称	描述
15:0	AR[15:0]	自动重载的值（Auto-reload value） AR包含了将要装载入实际的自动重载寄存器的值。详细参考9.3.1节：有关AR的更新和动作。 当自动重载的值为空时，计数器不工作。

10.4.14 捕获/比较寄存器 1（TIMx_CC DAT1）

偏移地址：0x34

复位值：0x0000



位域	名称	描述
15:0	CCDAT1[15:0]	捕获/比较通道1的值（Capture/Compare 1 value） ■ CC1 通道配置为输出： CCDAT1 包含要与计数器 TIMx_CNT 比较的值，在 OC1 输出上发出信号。 如果未在 TIMx_CCMOD1.OC1PEN 位中选择预加载功能，则写入的值会立即传输到有效寄存器。否则，仅当更新事件发生时，此预加载值才会传输到活动寄存器。 ■ CC1 通道配置为输入： CCDAT1 包含由最后一个输入捕获 1 事件 (IC1) 传输的计数器值。 当配置为输入模式时，寄存器 CCDAT1只能读取。 当配置为输出模式时，寄存器 CCDAT1是可读写的。

10.4.15 捕获/比较寄存器 2（TIMx_CC DAT2）

偏移地址：0x38

复位值：0x0000




位域	名称	描述
15:0	CCDAT2[15:0]	捕获/比较通道2的值 (Capture/Compare 2 value) <ul style="list-style-type: none"> ■ CC2 通道配置为输出： CCDAT2 包含要与计数器 TIMx_CNT 比较的值，在 OC2 输出上发出信号。 如果未在 TIMx_CCMOD1.OC2PEN 位中选择预加载功能，则写入的值会立即传输到有效寄存器。否则，仅当更新事件发生时，此预加载值才会传输到活动寄存器。 ■ CC2 通道配置为输入： CCDAT2 包含由最后一个输入捕获 2 事件 (IC2) 传输的计数器值。 当配置为输入模式时，寄存器 CCDAT2只能读取。 当配置为输出模式时，寄存器 CCDAT2是可读写的。

10.4.16 捕获/比较寄存器 3 (TIMx_CC DAT3)

偏移地址：0x3C

复位值：0x0000




位域	名称	描述
15:0	CCDAT3[15:0]	捕获/比较通道3的值 (Capture/Compare 3 value) <ul style="list-style-type: none"> ■ CC3 通道配置为输出： CCDAT3 包含要与计数器 TIMx_CNT 比较的值，在 OC3 输出上发出信号。 如果未在 TIMx_CCMOD2.OC3PEN 位中选择预加载功能，则写入的值会立即传输到有效寄存器。否则，仅当更新事件发生时，此预加载值才会传输到活动寄存器。 ■ CC3 通道配置为输入： CCDAT3 包含由最后一个输入捕获 3 事件 (IC3) 传输的计数器值。 当配置为输入模式时，寄存器 CCDAT3只能读取。 当配置为输出模式时，寄存器 CCDAT3是可读写的。

10.4.17 捕获/比较寄存器 4 (TIMx_CC DAT4)

偏移地址：0x40

复位值：0x0000




位域	名称	描述
15:0	CCDAT4[15:0]	捕获/比较通道4的值 (Capture/Compare 4 value) <ul style="list-style-type: none"> ■ CC4 通道配置为输出： CCDAT4 包含要与计数器 TIMx_CNT 比较的值，在 OC4 输出上发出信号。 如果未在 TIMx_CCMOD2.OC4PEN 位中选择预加载功能，则写入的值会立即传输到有效寄存器。否则，仅当更新事件发生时，此预加载值才会传输到活动寄存器。 ■ CC4 通道配置为输入： CCDAT4 包含由最后一个输入捕获 4 事件 (IC4) 传输的计数器值。

位域	名称	描述
		当配置为输入模式时，寄存器 CCDAT4只能读取。 当配置为输出模式时，寄存器 CCDAT4是可读写的。

10.4.18 DMA 控制寄存器 (TIMx_DCTRL)

偏移地址：0x48

复位值：0x0000




位域	名称	描述
15:13	Reserved	保留，必须保持复位值
12:8	DBLEN[4:0]	DMA连续传送长度 (DMA burst length) 该位字段定义 DMA 将访问 (写入/读取) TIMx_DADDR 寄存器的次数。 00000: 1次传输 00001: 2次传输 00010: 3次传输 ... 10001: 18次传输
7:5	Reserved	保留，必须保持复位值
4:0	DBADDR[4:0]	DMA基地址 (DMA base address) 该位字段定义 DMA 访问 TIMx_DADDR 寄存器的第一个地址。 当第一次通过 TIMx_DADDR 完成访问时，该位域指定您刚刚访问的地址。然后第二次访问TIMx_DADDR，会访问到“DMA Base Address + 4”的地址 00000: TIMx_CTRL1, 00001: TIMx_CTRL2, 00010: TIMx_SMCTRL, 01011: TIMx_AR, 01100: Reserved, 01101: TIMx_CCDAT1, 10000: TIMx_CCDAT4 10001: Reserved, 10010: TIMx_DCTRL

10.4.19 连续模式的DMA地址 (TIMx_DADDR)

偏移地址：0x4C

复位值: 0x0000



位域	名称	描述
15:0	BURST[15:0]	<p>DMA 访问缓冲区。</p> <p>当对该寄存器分配读或写操作时，将访问位于地址范围（DMA base address + DMA burst length × 4）的寄存器。</p> <p>DMA base address = The address of TIMx_CTRL1 + TIMx_DCTRL.DBADDR * 4;</p> <p>DMA burst len = TIMx_DCTRL.DBLEN + 1.</p> <p>例子:</p> <p>如果 TIMx_DCTRL.DBLEN = 0x3（4 次传输），TIMx_DCTRL.DBADDR = 0xD (TIMx_CC DAT1)，DMA 数据长度 = 半字，DMA 存储器地址 = SRAM 中的缓冲区地址，DMA 外设地址 = TIMx_DADDR 地址。</p> <p>当事件发生时，TIMx 将向 DMA 发送请求，并传输 4 次数据。</p> <p>第一次，对 TIMx_DADDR 寄存器的 DMA 访问将映射到访问 TIMx_CC DAT1 寄存器；</p> <p>第二次，对 TIMx_DADDR 寄存器的 DMA 访问将映射到访问 TIMx_CC DAT2 寄存器；</p> <p>.....</p> <p>第四次，对 TIMx_DADDR 寄存器的 DMA 访问将映射到访问 TIMx_CC DAT4 寄存器；</p>

11 基本定时器 (TIM6)


11.1 基本定时器简介

基本定时器 TIM6 包含一个 16 位自动装载计数器。

11.2 基本定时器主要特性

- 16 位自动重载向上计数计数器。
- 16 位可编程预分频器。（分频系数可配置为 1 到 65536 之间的任意值）
- 产生中断/DMA 的事件如下：
 - ◆ 更新事件

图 11-1 TIMx 的框图 (x = 6)



↙ The event ↗ Interrupt and DMA

11.3 基础定时器描述

11.3.1 时基单元

时基单元主要包括：预分频器、计数器、自动重载和重复计数器。当时基单元工作时，软件可以随时读写相应的寄存器（TIMx_PSC、TIMx_CNT 和 TIMx_AR）。


根据自动重载预加载使能位(TIMx_CTRL1.ARPEN)的设置，预加载寄存器的值会立即或在每次更新事件 UEV 时传输到影子寄存器。TIMx_CTRL1.UPDIS=0 时，当计数器达到上溢条件或软件设置 TIMx_EVTGEN.UDGN 位，将生成更新事件。仅当 TIMx_CTRL1.CNTEN 位置位时，计数器 CK_CNT 才有效。计数器在 TIMx_CTRL1.CNTEN 位置位后一个时钟周期开始计数。

11.3.1.1 预分频器描述

TIMx_PSC 寄存器包含一个 16 位计数器，可用于将计数器时钟频率除以 1 到 65536 之间的任何因子。它可

以在缓冲时动态更改。仅在下一次更新事件时才考虑预分频器值。

图 11-2 预分频器分频从 1 到 4 的计数器时序图



11.3.2 计数模式

11.3.2.1 向上计数模式

在向上计数模式下，计数器会从 0 计数到寄存器 TIMx_AR 的值，然后复位为 0。并产生计数器溢出事件。如果设置了 TIMx_CTRL1.UPRS 位(选择更新请求)和 TIMx_EVTGEN.UDGN 位，则会生成更新事件(UEV)，并且不会由硬件设置 TIMx_STS.UDITF。因此，不会产生更新中断或更新 DMA 请求。此设置用于您想要清除计数器但不想产生更新中断的场景。

取决于 TIMx_CTRL1.UPRS 的配置，当更新事件发生时，TIMx_STS.UDITF 被设置，所有寄存器都被更新：

- 当 TIMx_CTRL1.ARPEN =1 时，使用预加载值(TIMx_AR)更新自动重载影子寄存器。
- 预分频器影子寄存器重新加载预加载值(TIMx_PSC)。

为避免在将新值写入预加载寄存器时更新影子寄存器，您可以通过设置 TIMx_CTRL1.UPDIS=1 来禁用更新。

当更新事件发生时，计数器仍将被清零，预分频器计数器也将设置为 0（但预分频器值将保持不变）。

下图显示了向上计数模式下不同除法因子的计数器行为和更新标志的一些示例。

图 11-3 向上计数时序图，内部时钟分频因子 = 2/N





图 11-4 ARPEN=0/1 时向上计数、更新事件的时序图




11.3.3 时钟选择

■ 定时器内部时钟: CK_INT

11.3.3.1 内部时钟源 (CK_INT)

前提是 TIMx_CTRL1.CNTEN 位由软件写为'1'，预分频器的时钟源由内部时钟 CK_INT 提供。

图 11-5 正常模式下的控制电路，内部时钟分频系数为 1



11.3.4 调试模式

当微控制器处于调试模式 (Cortex-M0 内核停止) 时，根据 DBG_CTRL.TIMx_STOP 位配置，TIMx 计数器可以继续正常工作或停止。有关详细信息，请参阅 3.4.9 节。

11.4 TIMx 寄存器描述(x=6)

有关寄存器中使用的缩写，请参阅第 1.1 节

这些外设寄存器可以作为半字 (16 位) 或一个字 (32 位) 操作。

11.4.1 寄存器总览

表 11-1 寄存器总览

Offset	Register	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
000h	TIMx_CTRL 1	Reserved														ARPE	Reserved			ONEP	UPRS	UPDIS	CNTEEN										

位域	名称	描述
15:8	Reserved	保留，必须保持复位值
7	ARPEN	自动重载预装载允许位（Auto-reload preload enable） 0: TIMx_AR 寄存器的影子寄存器禁用 1: TIMx_AR 寄存器的影子寄存器使能
6:4	Reserved	保留，必须保持复位值
3	ONEPM	单脉冲模式（One pulse mode） 0: 禁用单脉冲模式，发生更新事件时不影响计数器计数。 1: 使能单脉冲模式，计数器在下一次更新事件发生时停止计数（清TIMx_CTRL1.CNTEN 位）。
2	UPRS	更新请求源（Update request source） 该位用于通过软件选择 UEV 事件源。 0: 如果更新中断或 DMA 请求使能，以下任何事件都会产生更新中断或 DMA 请求： – 计数器溢出 – TIMx_EVTGEN.UDGN 位被设置 1: 如果更新中断或 DMA 请求使能，只有计数器溢出会产生更新中断或 DMA 请求
1	UPDIS	禁止更新（Update disable） 该位用于启用/禁用软件生成的更新事件（UEV）事件。 0: 启用UEV。如果满足以下条件之一，将生成UEV： – 计数器溢出 – TIMx_EVTGEN.UDGN 位被设置 影子寄存器将使用预加载值进行更新。 1: UEV禁用。不生成更新事件，影子寄存器（AR、PSC）保持其值。如果设置了TIMx_EVTGEN.UDGN位，则重新初始化计数器和预分频器。
0	CNTEN	使能计数器（Counter enable） 0: 禁止计数器； 1: 使能计数器。

11.4.3 DMA/中断使能寄存器 (TIMx_DINTEN)

地址偏移: 0x0C

复位值: 0x0000

15	9	8	7	1	0
Reserved		UDEN	Reserved		UIEN
rw			rw		


位域	名称	描述
15:9	Reserved	保留，必须保持复位值

位域	名称	描述
8	UDEN	更新DMA请求使能 (Update DMA request enable) 0: 禁止更新DMA请求 1: 使能更新DMA请求
7:1	Reserved	保留, 必须保持复位值
0	UIEN	更新中断使能 (Update interrupt enable) 0: 禁止更新中断 1: 使能更新中断

11.4.4 状态寄存器 (TIMx_STS)

地址偏移: 0x10

复位值: 0x0000




位域	名称	描述
15:1	Reserved	保留, 必须保持复位值
0	UDITF	更新中断标志 (Update interrupt flag) 当在以下条件下发生更新事件时, 该位由硬件设置: - 当 TIMx_CTRL1.UPDIS = 0 且计数器值溢出时。 - 当 TIMx_CTRL1.UPRS = 0 时, TIMx_CTRL1.UPDIS = 0, 并通过软件设置 TIMx_EVTGEN.UDGN 位以重新初始化 CNT。 该位由软件清零。 0: 未发生更新事件 1: 发生更新中断

11.4.5 事件产生寄存器 (TIMx_EVTGEN)

地址偏移: 0x14

复位值: 0 x0000




位域	名称	描述
15: 1	Reserved	保留, 必须保持复位值
0	UDGN	产生更新事件 (Update generation) 软件可以设置该位来更新配置寄存器的值, 硬件会自动清除它。 0: 无效果。 1: 定时器计数器将重新启动, 所有影子寄存器将被更新。 它也将重新启动预分频器计

位域	名称	描述
		数器。

11.4.6 计数器 (TIMx_CNT)

地址偏移: 0x24

复位值: 0x0000




位域	名称	描述
15:0	CNT[15:0]	计数器数值 (Counter value)

11.4.7 预分频器 (TIMx_PSC)

地址偏移: 0x28

复位值: 0x0000




位域	名称	描述
15:0	PSC[15:0]	预分频器数值 (Prescaler value) PSC寄存器值将在更新事件时更新到预分频器寄存器。计数器时钟频率是输入时钟分频 PSC+1。

11.4.8 自动重载寄存器 (TIMx_AR)

地址偏移: 0x2C

复位值: 0xFFFF



位域	名称	描述
15:0	AR[15:0]	自动重载数值 (Auto-reload value) 这些位定义将加载到实际自动重载寄存器中的值。 有关详细信息, 请参阅 11.3.1。 当TIMx_AR.AR [15:0]值为空时, 计数器不工作。

12 低功耗定时器（LPTIM）

12.1 简介


LPTIM 是一个具有多个时钟源的 16 位定时器，它可以在除 PD 模式之外的所有功耗模式下保持运行。LPTIM 可以在没有内部时钟源的情况下运行，它可以用作“脉冲计数器”。此外，LPTIM 可以将系统从低功耗模式唤醒，以极低的功耗实现“超时功能”。

12.2 主要特性

- 16 位向上计数器
- 3 bit 预分频，8 种分频因子（1、2、4、8、16、32、64、128）
- 多个时钟源
 - 内部时钟源：LSE、LSI、HSE、HSI、APB1、COMP_OUT 时钟
 - 外部时钟源：通过 LPTIM Input1 输入的外部时钟源（工作时无 LP 振荡器运行，用于脉冲计数器应用）
- 16 bit 自动装载寄存器（LPTIM_ARR）
- 16 bit 比较寄存器（LPTIM_COMP）
- 连续或单触发模式计数模式
- 可编程软件或硬件输入触发
- 用于过滤毛刺的可编程数字滤波器
- 可配置输出（方波，PWM）
- 可配置 IO 极性
- 编码器模式

12.3 功能框图

图 12-1 LPTIM 主框图



12.4 功能描述

12.4.1 LPTIM 复位和时钟

LPTIM 可以使用内部时钟源或外部时钟源。内部时钟源可通过配置 `RCC_CFG2.LPTIMSEL[2:0]`位在 APB1、LSI、LSE、HSI、HSE 以及比较器之间进行选择。外部时钟源可从 GPIO 中选择。对于外部时钟源，LPTIM 有两种配置：

- LPTIM 使用外部时钟和内部时钟

- LPTIM 仅使用来自比较器或 Input1 的外部时钟。此配置适用于低功耗应用。

LPTIM_CFG.CLKSEL 和 LPTIM_CFG.CNTMEN 位用于时钟源配置。有效时钟沿通过 LPTIM_CFG.CLKPOL[1:0]位进行配置。

LPTIM 仅使用外部时钟源时，它只能选择一个有效时钟沿。LPTIM 只有在使用内部时钟源或同时使用外部和内部时钟源时才能选择两个有效时钟沿。

注意：当外部时钟的两个边沿都有效时，LPTIM 需要使用内部时钟对外部时钟进行过采样。内部时钟频率应至少比外部时钟频率高 4 倍。

12.4.2 分频系数

LPTIM 计数器前面有一个可配置的 2 次幂预分频器。预分频比由 LPTIM_CFG.CLKPRE[2:0]控制。下表列出了所有可能的分频因子：

表 12-1 预分频因子

控制位	对应的分频因子
000	/1
001	/2
010	/4
011	/8
100	/16
101	/32
110	/64
111	/128

12.4.3 毛刺滤波器

LPTIM 具有用于输入的毛刺滤波器，以消除毛刺并防止意外计数或触发。毛刺滤波器需要内部时钟源才能启用，而且时钟源的输入应该在启用毛刺滤波器之前完成，以保证毛刺滤波器的正常工作。


毛刺滤波器分为两组：

- 外部输入：通过 LPTIM_CFG.CLKFLT[1:0]位配置滤波器灵敏度。
- 内部触发器输入：通过 LPTIM_CFG.RIGFLT[1:0]位配置滤波器灵敏度。

注意：这两组滤波器只对对应的输入有效。

滤波器灵敏度作用于在 LPTIM 输入之一上检测到的连续相等样本的数量，以将信号电平变化视为有效跳变。图 12-2 展示了当检测到 2 个连续样本时的毛刺滤波器行为。

图 12-2 毛刺滤波器时序图



注意：如果不使用内部时钟，则需要通过清除 `LPTIM_CFG.CLKFLT[1:0]` 和 `LPTIM_CFG.TRIGFLT[1:0]` 位来关闭毛刺滤波器。如果不使用毛刺滤波器，用户可以使用比较器中的数字滤波器或外部模拟滤波器来消除毛刺。

12.4.4 开启定时器

`LPTIM_CTRL.LPTIMEN` 位用于启用/禁用 LPTIM 内核逻辑。设置 `LPTIM_CTRL.LPTIMEN` 位后，需要延迟两个计数器时钟才能打开 LPTIM。

`LPTIM_CFG` 和 `LPTIM_INTEN` 寄存器的值只能在 LPTIM 关闭时修改。

12.4.5 多路触发器

LPTIM 计数器可以由软件触发启动，也可以由 6 个触发输入之一上的有效边沿触发。触发源通过 `LPTIM_CFG.TRGEN[1:0]` 位进行配置。如果 `LPTIM_CFG.TRGEN[1:0] = 00`，可以通过设置 `LPTIM_CTRL.TSTCM` 或 `LPTIM_CTRL.SNGMST` 位来触发 LPTIM 启动计数器。`LPTIM_CFG.TRGEN[1:0]` 的其他值用于配置触发的有效边沿。一旦检测到有效边沿，内部计数器将启动。

`LPTIM_CFG.TRGSEL[2:0]` 仅在 `LPTIM_CFG.TRGEN[1:0] ≠ 00` 时用于选择 6 个触发输入之一。

如果 LPTIM 使用外部触发，将被视为异步触发。对于异步触发，LPTIM 需要两个计数器时钟周期延迟来进行同步。

如果超时功能被禁用，以及 LPTIM 已经启动，新的触发事件将被忽略。

注意：如果 LPTIM 未启用，任何对 `LPTIM_CTRL.SNGMST` 或 `LPTIM_CTRL.TSTCM` 位的写入都将被丢弃。

表 12-2 LPTIM_CFG.TRGSEL[2:0]对应的 6 个触发输入

控制位	对应的触发输入
000	PB6 或 PA6
001	RTC alarm A
010	RTC alarm B

011	RTC_TAMP1
100	RTC_TAMP2
110	COMP_OUT

12.4.6 工作模式


LPTIM 有两种工作模式：

- 连续模式：触发事件将启动 LPTIM 并继续运行，直到用户关闭 LPTIM 时停止。
- 单触发模式：触发事件将启动 LPTIM，并在计数器值达到 LPTIM_ARR.ARRVAL[15:0]时停止。

连续模式：

启用连续模式必须设置 LPTIM_CTRL.TSTCM 位为 1。如果 LPTIM 使用外部触发，则在设置 LPTIM_CTRL.TSTCM 位后外部触发事件到达时，内部计数器将启动。连续模式启动后，硬件将丢弃任何后续的外部触发事件。如果使用软件触发，设置 LPTIM_CTRL.TSTCM 位将启动内部计数器并进入连续模式。任何后续的外部触发事件都将被丢弃。如图 12-3 所示。

图 12-3 LPTIM 输出波形，连续计数模式配置



LPTIM_CTRL.SNGMST 和 LPTIM_CTRL.TSTCM 位只能在 LPTIM 开启后设置 (LPTIM_CTRL.LPTIMEN = '1')。


LPTIM 可以从单触发模式切换到连续模式。如果之前选择了连续计数模式，则设置 LPTIM_CTRL.SNGMST 位会将 LPTIM 切换到单触发模式。如果定时器使能，计数器一旦达到 LPTIM_ARR 寄存器值就会停止。如果之前选择了单触发模式，将 LPTIM_CTRL.TSTCM 位设置为 1 会将 LPTIM 切换到连续计数模式。如果定时器使能，一旦达到 LPTIM_ARR 寄存器值，计数器将重新启动。

单触发模式：

启用单触发模式必须设置 LPTIM_CTRL.SNGMST 位为 1。一个新的触发事件将重新启动 LPTIM。硬件将在内部计数器启动后和计数器值等于 LPTIM_ARR.ARRVAL[15:0]值之前放弃所有触发事件。

如果选择了外部触发，则在设置 LPTIM_CTRL.SNGMST 位之后到达的每个外部触发事件，以及在定时器寄存器停止（包含零值）之后，定时器将重新启动一个新的计数周期，如图 12-4 所示。


图 12-4 LPTIM 输出波形，单触发计数模式配置



一次模式：

当置 LPTIM_CFG.WAVE 位为 1 后使用一次模式。在一次模式下，计数器在第一个触发事件发生时启动一次，任何后续触发事件将被硬件丢弃，如图 12-5 所示。

图 12-5 LPTIM 输出波形，一次模式



如果软件启动((LPTIM_CFG.TRGEN[1:0] = 00)，LPTIM_CTRL.SNGMST 位置 1 将启动定时器进行一次计数。

12.4.7 波形发生器

LPTIM 自动加载寄存器 (LPTIM_ARR) 和比较寄存器 (LPTIM_COMP) 用于生成 LPTIM 输出波形。

LPTIM 支持的波形如下所示:

- **PWM 模式:** 当发生比较匹配事件时 LPTIM 输出被置位。(即 LPTIM_CNT 寄存器值与 LPTIM_COMP 寄存器值匹配。)当发生 ARR 匹配时, LPTIM 输出被复位。(即 LPTIM_CNT 寄存器值与 LPTIM_ARR 寄存器值匹配。)
- **单脉冲模式:** 被触发的第一个脉冲与 PWM 波形相同, 发生 ARR 匹配时永久复位输出。
- **一次模式:** 输出波形类似于单脉冲模式, 只是输出保持在最后一个信号电平(取决于输出配置的极性)。

上述波形配置要求 LPTIM_ARR 寄存器值必须配置为大于 LPTIM_COMP 寄存器值。

LPTIM 输出波形可以通过 LPTIM_CFG.WAVE 位配置如下:


- 清除 LPTIM_CFG.WAVE 位将强制 LPTIM 根据 LPTIM_CTRL.TSTCM 或 LPTIM_CTRL.SNGMST 位的值来生成 PWM 波形或者单脉冲波形。
- LPTIM_CTRL.WAVE 置 1 将强制 LPTIM 生成一次模式波形。

LPTIM_CFG.WAVEPOL 位控制 LPTIM 输出的极性。即使定时器被关闭, 用户配置极性后, 输出空闲稳定电平将立即改变。

可以生成频率高达 LPTIM 时钟频率除以 2 的信号。只有当 LPTIM 计数器计数内部时钟有效时, 才能实现时钟频率除以 2。(例如 LPTIM_CFG.CLKSEL = 0, LPTIM_CFG.CLKPOL[1:0] = 10, LPTIM_COMP.CMPVAL[15:0] = 'd1(50%占空比)'/d2, LPTIM_ARR.ARRVAL[15:0] = 'd2。d1、d2 分别表示十进制 1、2)。

图 12-6 展示了 LPTIM 输出上可能产生的三种波形, 另外也表明可以用 LPTIM_CFG.WAVEPOL 位来设置极性变化。

图 12-6 波形发生器



12.4.8 寄存器更新

LPTIM_ARR 寄存器和 LPTIM_COMP 寄存器在软件写操作后立即更新。如果 LPTIM 已经启动，LPTIM_ARR 寄存器和 LPTIM_COMP 寄存器在计数器溢出时更新。

LPTIM APB 接口和 LPTIM 内核逻辑使用的是不同的时钟，因此在 APB 写操作后，需要经过一定的延迟，写入值才能用于计数器以及比较器。在此延迟时间内，必须避免对这些寄存器进行任何额外的写操作。

LPTIM_ARR 寄存器和 LPTIM_COMP 寄存器的更新方式由 LPTIM_CFG.RELOAD 决定：

- LPTIM_CFG.RELOAD = 1: 如果 LPTIM 已经启动了，LPTIM_ARR 寄存器和 LPTIM_COMP 寄存器在计数器溢出时更新。在计数器溢出时，延迟时间 = 2~3 个 APB 时钟周期
- LPTIM_CFG.RELOAD = 0: LPTIM_ARR 寄存器和 LPTIM_COMP 寄存器在软件写访问后更新。延迟时间 = 2~3 个 APB 时钟周期 + 2~3 个 LPTIM 内部分频时钟周期。

LPTIM_INTSTS.ARRUPD 标志位和 LPTIM_INTSTS.CMPUPD 标志位分别指示何时完成对 LPTIM_ARR 寄存器和 LPTIM_COMP 寄存器的写操作。

在对 LPTIM_ARR 寄存器或 LPTIM_COMP 寄存器进行写操作之后，任何 LPTIM_INTSTS.ARRUPD 标志位和 LPTIM_INTSTS.CMPUPD 标志位置 1 之前的后续写操作都将导致不可预知的结果。所以只能在前一次写操作完成后才能对同一寄存器进行新的写操作。

12.4.9 计数器模式

内部计数器可以对来自 LPTIM Input1 或内部时钟周期的外部触发事件进行计数。这可以通过 LPTIM_CFG.CLKSEL 和 LPTIM_CFG.CNTMEN 位进行配置。

如果 LPTIM 正在计数外部触发，用户可以配置 LPTIM_CFG.CLKPOL[1:0]位来选择上升沿、下降沿或上下沿为有效沿。可以选择以下计数模式，具体取决于 LPTIM_CFG.CLKSEL 和 LPTIM_CFG.CNTMEN：

- LPTIM_CFG.CLKSEL = 0：LPTIM 使用内部时钟源来提供时钟。
 - LPTIM_CFG.CNTMEN = 0，LPTIM 配置为由内部时钟源提供时钟，LPTIM 计数器配置为在每个内部时钟脉冲后更新。
 - LPTIM_CFG.CNTMEN = 1，使用提供给 LPTIM 的内部时钟对 LPTIM 外部 Input1 进行采样。为了不错过任何事件，外部 Input1 信号的变化频率不得超过提供给 LPTIM 的内部时钟频率。此外，不得对提供给 LPTIM 的内部时钟进行预分频(LPTIM_CFG.CLKPRE[2:0] = 000)。
- LPTIM_CFG.CLKSEL = 1：LPTIM 使用外部时钟源来提供时钟。
 - LPTIM_CFG.CNTMEN 位的值是不相关的。在这个配置中，LPTIM 不需要内部时钟源(除非启用了毛刺滤波器)。在 LPTIM 外部 Input1 上注入的信号用作 LPTIM 的系统时钟。这种配置适用于未启用嵌入式振荡器的操作模式。
 - 对于这种配置，LPTIM 计数器可以在 Input1 时钟信号的上升沿或下降沿进行更新，但不能同时在上升沿和下降沿更新。
 - 由于在 LPTIM 外部 Input1 上注入的信号也用于对 LPTIM 内核逻辑进行计时，所以在计数器递增之前存在一些初始延迟(启用 LPTIM 之后)。更准确地说，LPTIM 外部 Input1 上的前 2 到 5 个触发沿(在启用 LPTIM 之后)将丢失。

12.4.10 编码器模式

编码器模式可以处理来自正交编码器的信号，用于检测旋转元件的角位置。编码器模式允许计数器对 0 和 LPTIM_ARR.ARRVAL[15:0] 值内的事件进行计数（0 到 LPTIM_ARR.ARRVAL[15:0] 或 LPTIM_ARR.ARRVAL[15:0] 到 0）。在这种情况下，用户必须在启用计数器之前配置 LPTIM_ARR.ARRVAL[15:0]。Input1 和 Input2 为计数器生成一个时钟信号。计数方向取决于这两个输入信号之间的相位。

编码器模式仅在 LPTIM 由内部时钟源提供时钟时可用。Input1 和 Input2 输入上的信号频率不得超过 LPTIM 内部时钟频率的 4 分频。这是强制性的，以保证 LPTIM 的正常运行。

计数方向的变化由 LPTIM_INTSTS.Down 和 LPTIM_INTSTS.Up 标志更新。此外，可以通过设置 LPTIM_INTEN.DOWNIE 和 LPTIM_INTEN.UPIE 位为两个方向改变事件生成中断。

用户可以通过设置 LPTIM_CFG.ENC 位来启用编码器模式。并且 LPTIM 需要首先配置为连续模式。

当编码器模式激活时，LPTIM 计数器会根据增量编码器的速度和方向自动修改计数值。因此，它的内容总是代表编码器的位置。由向上和向下标志指示的计数方向对应于编码器转子的旋转方向。

使用 LPTIM_CFG.CLKPOL[1:0]位配置的不同的触发沿，可能会有不同的计数场景。下表总结了可能的组合，假设 Input1 和 Input2 不同时切换。


表 12-3 编码器计数的场景

触发沿	信号相反(Input1 for Input2, Input2 for Input1)	Input1 信号		Input2 信号	
		上升沿	下降沿	上升沿	下降沿
上升沿	High	Down	未计数	Up	未计数
	Low	Up	未计数	Down	未计数
下降沿	High	未计数	Up	未计数	Down
	Low	未计数	Down	未计数	Up
上下沿	High	Down	Up	Up	Down
	Low	Up	Down	Down	Up

下图显示了配置了上下沿触发的编码器模式的计数序列。

注意：在这种模式下，LPTIM 必须由内部时钟源进行计时，因此 LPTIM_CFG.CLKSEL 位必须保持其复位值为 0。此外，预分频因子必须等于其复位值 1（LPTIM_CFG.CLKPRE[2:0] 位必须为 000）。

图 12-7 编码器模式计数序列



12.4.11 非正交编码器模式

此模式允许处理来自非正交编码器的信号，用于检测来自外部接口的后续正脉冲。非正交编码器接口模式仅用作具有方向选择的外部时钟。这意味着计数器只是在 0 和编程到 LPTIM_ARR 寄存器中的自动重载值之间连续计数（0 到 LPTIM_ARR.ARRVAL[15:0]或 LPTIM_ARR.ARRVAL[15:0]到 0，具体取决于方向）。因此，您必须在开始之前配置 LPTIM_ARR。从两个外部输入信号 Input1 和 Input2 生成时钟信号来为 LPTIM 计数器计时。这两个信号之间的顺序决定了计数方向。

非编码器模式仅在 LPTIM 由内部时钟源提供时钟时可用。Input1 和 Input2 输入上的信号频率不得超过 LPTIM 内部时钟频率的 4 分频。这是强制性的，以保证 LPTIM 正常运行。


LPTIM_INTSTS 寄存器中的两个向下和向上标志指示方向变化。此外，可以通过设置 LPTIM_INTEN.DOWNIE 和 LPTIM_INTEN.UPIE 位为两个方向改变事件生成中断。

要激活非编码器模式，LPTIM_CFG.NENC 位必须设置为“1”。LPTIM 必须首先配置为连续模式。

当非编码器模式处于活动状态时，LPTIM 计数器会根据增量编码器的速度和方向自动修改。因此，它的内容总是代表编码器的位置。由向上和向下标志指示的计数方向对应于编码器转子的旋转方向。


如图 12-8，只要 Input1 和 Input2 不都是高电平，解码器模块都可以正常工作。

图 12-8 非正交编码器正常工作 Input1、Input2 波形



如果 Input1 和 Input2 波形如图 12-9 所示，则解码器模块无法正常工作。计数器将忽略这些输入信号并保留以前的值。

图 12-9 非正交编码器非正常工作 Input1、Input2 波形



12.4.12 超时功能

当 LPTIM_CFG.TIMOUTEN 位使能时，LPTIM 计数器将由一个选定触发输入的有效边沿复位。

当使用超时功能时，LPTIM 计数器将被选定的触发输入事件复位并重新启动。如果在配置的时间内没有触发，就会发生比较匹配事件。等待时间通过超时值配置。

12.4.13 LPTIM 中断

通过 LPTIM_INTEN 寄存器启用以下事件，则会生成中断/唤醒事件：

- 比较匹配
- 自动重载匹配(编码器模式无论方向)
- 外部触发事件
- 自动重载寄存器更新成功
- 比较寄存器更新成功
- 方向改变(编码器模式)，可编程(上/下/两边)

注意：如果 LPTIM_INTEN 寄存器(中断使能寄存器)中的任何位在 LPTIM_INTSTS 寄存器(状态寄存器)中相应的标志被置 1 后才被设置，将不能产生相应的中断。

表 12-4 中断事件

中断事件	描述
比较匹配	当计数器寄存器 (LPTIM_CNT) 的内容与比较寄存器 (LPTIM_COMP) 的内容匹配时，将触发中断标志 LPTIM_INTSTS.CMPM

中断事件	描述
自动从重匹配	当计数器寄存器 (LPTIM_CNT) 的内容与自动重新加载寄存器 (LPTIM_ARR) 的内容匹配时, 将触发中断标志 LPTIM_INSTS.ARRM
外部触发事件	当检测到外部触发事件时, 将触发中断标志 LPTIM_INSTS.EXTRIG
重装寄存器更新成功	当 LPTIM_ARR 寄存器执行完成写操作时, 将触发中断标志 LPTIM_INSTS.CMPUPD
比较寄存器更新成功	当 LPTIM_COMP 寄存器执行完成写操作时, 将触发中断标志 LPTIM_INSTS.ARRUPD
方向改变	用于编码器模式。两个中断标志被嵌入到信号中 方向切换: -LPTIM_INSTS.Up 标志计数方向改变为向上计数 -LPTIM_INSTS.Down 标志计数方向改变为向下计数

12.5 LPTIM 寄存器

12.5.1 LPTIM 寄存器总览


表 12-5 LPTIM 寄存器总览

Offset	Register	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0																									
000h	LPTIM_INTSTS	Reserved																								DOWN	UP	ARRUPD	CMPUPD	EXTRIG	ARRM	CMPM	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0		
	Reset Value																									0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
004h	LPTIM_INTCLR	Reserved																								DWNCF	UPCF	ARRUPDCF	CMPUPDCF	EXTRIGCF	ARRMCF	CMPMCF	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
	Reset Value																									0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
008h	LPTIM_INTEN	Reserved																								DWNCIE	UPIE	ARRUPIE	CMPUPIE	EXTRIGIE	ARRMIE	CMPMIE	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	Reset Value																									0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
00Ch	LPTIM_CFG	Reserved							NENC	ENC	CNTMEN	RELOAD	WAVEPOL	WAVE	TIMOUTEN	TRGEN[1:0]	Reserved	TRGSEL[2:0]			Reserved	CLKPRE[2:0]			Reserved	TRIGFLT[1:0]		Reserved	CLKFLT[1:0]		CLKPOL[1:0]		CLKSEL	0	0	0	0																					
	Reset Value								0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0																				
010h	LPTIM_CTRL	Reserved																								TSTCM	SNGMST	LPTIMEN	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
	Reset Value																									0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
014h	LPTIM_COMP	Reserved															CMPVAL[15:0]											0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0														
	Reset Value																											0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0											
018h	LPTIM_ARR	Reserved															ARRVAL[15:0]											0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1											
	Reset Value																											0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1										
01Ch	LPTIM_CNT	Reserved															CNTVAL[15:0]											0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0											
	Reset Value																											0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0										

12.5.2 LPTIM 中断状态寄存器 (LPTIM_INTSTS)

偏移地址: 0x00

复位值: 0x0000 0000




位域	名称	描述
31:7	Reserved	保留，必须保持复位值。
6	DOWN	计数器方向从递增变为递减。 在编码器模式，由硬件置 1，以通知应用程序，计数器方向由递增变为递减
5	UP	计数器方向从递减变为递增。 在编码器模式，由硬件置 1，以通知应用程序，计数器方向由递减变为递增
4	ARRUPD	自动重装寄存器更新成功。 由硬件置 1，以通知应用程序 APB 总线对 LPTIM_ARR 寄存器的写操作已经完成。 详细内容请查阅 12.4.8。
3	CMPUPD	比较器寄存器更新完成。 由硬件置 1，以通知应用程序 APB 总线对 LPTIM_COMP 寄存器的写操作已经完成。 详细内容请查阅 12.4.8。
2	EXTRIG	外部触发事件 由硬件置 1，以通知应用程序所选外部触发器已经输入有效触发边沿。如果因为计数器已经启动而忽略触发器，则不将此标志位置 1。
1	ARRM	自动重装匹配。 由硬件置 1，以通知应用程序 LPTIM_CNT 寄存器的值已经达到 LPTIM_ARR 寄存器的值。
0	CMPM	比较器匹配。 由硬件置 1，以通知应用程序 LPTIM_CNT 寄存器的值已经达到 LPTIM_COMP 寄存器的值。

12.5.3 LPTIM 中断清除寄存器 (LPTIM_INTCLR)

偏移地址：0x04

复位值：0x0000 0000



位域	名称	描述
31: 7	Reserved	保留，必须保持复位值。
6	DOWNCF	计数器方向从递增变为递减标志清除位。 将 1 写入这个位清除 LPTIM_INTSTS 寄存器中的 DOWN 标志


位域	名称	描述
5	UPCF	计数器方向从递减变为递增标志清除位。 将 1 写入这个位清除 LPTIM_INTSTS 寄存器中的 UP 标志
4	ARRUPDCF	自动重装寄存器更新成功清除位。 将 1 写入这个位清除 LPTIM_INTSTS 寄存器中的 ARRUPD 标志
3	CMPUPDCF	比较器寄存器更新成功清除位。 将 1 写入这个位清除 LPTIM_INTSTS 寄存器中的 CMPUPD 标志
2	EXTRIGCF	外部触发沿事件清除位。 将 1 写入这个位清除 LPTIM_INTSTS 寄存器中的 EXTRIG 标志
1	ARRMCF	自动重装匹配清除位。 将 1 写入这个位清除 LPTIM_INTSTS 寄存器中的 ARRM 标记
0	CMPMCF	比较器匹配清除位。 将 1 写入这个位清除 LPTIM_INTSTS 寄存器中的 CMPM 标志

12.5.4 LPTIM 中断使能寄存器 (LPTIM_INTEN)

偏移地址: 0x08

复位值: 0x0000 0000

注意: LPTIM_INTEN 寄存器只能在 LPTIM 不工作的时候修改(LPTIM_CTRL.LPTIMEN = '0')



位域	名称	描述
31:7	Reserved	保留, 必须保持复位值。
6	DOWNIE	计数器方向从递增变为递减中断使能位。 0: 计数器方向变化, 向下计数中断禁止 1: 计数器方向变化, 向下计数中断使能
5	UPIE	计数器方向从递减变为递增中断使能位。 0: 计数器方向变化, 向上计数中断禁止 1: 计数器方向变化, 向上计数中断使能
4	ARRUPDIE	自动重装寄存器更新成功中断使能位。 0: 自动重装寄存器更新成功中断禁止 1: 自动重装寄存器更新成功中断使能
3	CMPUPDIE	比较器寄存器更新成功中断使能位。 0: 比较器寄存器更新成功中断禁止 1: 比较器寄存器更新成功中断使能
2	EXTRIGIE	外部触发事件中断使能位。 0: 外部触发事件中断禁止 1: 外部触发事件中断使能
1	ARRMIE	自动重装匹配中断使能位。

位域	名称	描述
		0: 自动重装匹配中断禁止 1: 自动重装匹配中断使能
0	CMPMIE	比较器匹配中断使能位。 0: 比较器匹配中断禁止 1: 比较器匹配中断使能

12.5.5 LPTIM 配置寄存器 (LPTIM_CFG)

偏移地址: 0x0C

复位值: 0x0000 0000

注意: LPTIM_CFG 寄存器只能在 LPTIM 不工作的时候修改 (LPTIM_CTRL.LPTIMEN = '0')

31	Reserved				26	25	24	23	22	21	20	19	18	17	16		
					NENC	ENC	CNTMEN	RELOAD	WAVEPOL	WAVE	TIMOUT EN		TRGEN[1:0]		Reserved		
					rw	rw	rw	rw	rw	rw	rw	rw	rw				
15	TRGSEL[2:0]		13	12	11	CLKPRE[2:0]		9	8	7	6	5	4	3	2	1	0
			Reserved					Reserved	TRIGFLT[1:0]	Reserved	CLKFLT[1:0]		CLKPOL[1:0]				CLKSEL
									rw				rw				rw

位域	名称	描述
31:26	Reserved	保留, 必须保持复位值。
25	NENC	非正交编码器模式使能位。 该位控制非正交编码器。 0: 非正交编码器禁止 1: 非正交编码器使能
24	ENC	编码器模式使能位。 该位控制编码器。 0: 编码器禁止 1: 编码器使能
23	CNTMEN	计数器模式使能位。 该位选择 LPTIM 使用哪个时钟源来对计数器进行计时。 0: 计数器根据每个内部时钟脉冲递增 1: 计数器根据 LPTIM 外部 Input1 上的每个有效时钟脉冲递增
22	RELOAD	寄存器更新模式。 该位控制 LPTIM_ARR 和 LPTIM_CMP 寄存器更新方式。 0: 寄存器在每个 APB 总线写访问之后更新 1: 寄存器在当前的 LPTIM 期间结束时更新
21	WAVEPOL	波形极性位。 该为控制输出极性。 0: LPTIM 输出反映 LPTIM_ARR 和 LPTIM_COMP 寄存器之间的比较结果 1: LPTIM 输出反映了 LPTIM_ARR 和 LPTIM_COMP 寄存器之间的比较结果的反相。
20	WAVE	波形形状位。 该位控制输出波形形状。


位域	名称	描述
		0: 禁用单触发模式, PWM/单脉冲波形(取决于 LPTIM_CTRL.TSTCM 或 LPTIM_CTRL.SNGMST 位) 1: 激活单触发模式
19	TIMOUTEN	超时使能位。 该位开启超时功能。 0: 计时器已经启动时到达的触发器事件将被忽略 1: 当计时器已经启动时到达的触发事件将复位并重新启动计数器
18:17	TRGEN[1:0]	触发极性使能位。 该位控制 LPTIM 计数器是否由外部触发器启动。如果选择外部触发器选项, 触发器触发沿可以有三种配置: 00: 软件触发 (计数器开始的时候由软件启动) 01: 下降沿触发 10: 上升触发 11: 上下沿触发
16	Reserved	保留, 必须保持复位值。
15:13	TRGSEL[2:0]	触发选择位。 该为从以下 6 个可用的源中选择触发源作为 LPTIM 的触发事件: 000: PB6 或 PA6 001: RTC alarm A 010: RTC alarm B 011: RTC_TAMP1 100: RTC_TAMP2 101: Reserved 110: COMP_OUT 111: Reserved
12	Reserved	保留, 必须保持复位值。
11:9	CLKPRE[2:0]	时钟分频因子位。 000: /1 001: /2 010: /4 011: /8 100: /16 101: /32 110: /64 111: /128
8	Reserved	保留, 必须保持复位值。
7:6	TRIGFLT[1:0]	数字滤波器灵敏度配置位。 该位设置当内部触发器上发生电平变化时, 在将其视为有效的电平转换之前应该检测的连续相等信号的数量。 00: 任何电平都可以触发 01: 触发器的触发电平变化必须在至少 2 个时钟周期内保持稳定, 才能被视为有效的触发

位域	名称	描述
		10: 触发器的触发电平变化必须在至少 4 个时钟周期内保持稳定, 才能被视为有效的触发 11: 触发器的触发电平变化必须在至少 8 个时钟周期内保持稳定, 才能被视为有效的触发 <i>注意: 必须提供内部时钟源才能使用此功能。</i>
5	Reserved	保留, 必须保持复位值。。
4:3	CLKFLT[1:0]	外部时钟信号数字滤波器灵敏度配置位。 该位设置当外部时钟信号发生电平变化时, 在将其视为有效电平转换之前应检测的连续相等信号的数量。 00: 任何外部时钟电平变化都是有效信号 01: 外部时钟电平变化必须在至少 2 个时钟周期内保持稳定, 才能被视为有效的信号 10: 外部时钟电平变化必须在至少 4 个时钟周期内保持稳定, 才能被视为有效的信号 11: 外部时钟电平变化必须在至少 8 个时钟周期内保持稳定, 才能被视为有效的信号 <i>注意: 必须提供内部时钟源才能使用此功能。</i>
2:1	CLKPOL[1:0]	时钟极性位。 当 LPTIM 由外部时钟源提供计时, CLKP[1:0]配置计数器使用的触发沿: 00: 上升沿用来计数 01: 下降沿用来计数 10: 上下沿用来计数。 11: 上下沿都不用于计数 <i>注意: 当外部时钟信号上升沿和下降沿都是有效出发沿时, LPTIM 还必须由一个内部时钟源进行计时, 其频率至少等于外部时钟频率的四倍。</i> 当 LPTIM 配置为编码器模式(LPTIM_CFG.ENC 位置 1): 00: 启用编码器上升沿计数模式 01: 启用编码器下降沿计数模式 10: 启用编码器上下沿计数模式
0	CLKSEL	时钟源选择位。 该位配置选择 LPTIM 将使用的时钟源。 00: LPTIM 由内部时钟源(APB 时钟或任何嵌入式振荡器)计时 01: LPTIM 由外部时钟源通过 LPTIM 外部 Input1 进行计时

12.5.6 LPTIM 控制寄存器 (LPTIM_CTRL)

偏移地址: 0x10

复位值: 0x0000 0000




位域	名称	描述
31:3	Reserved	保留，必须保持复位值。
2	TSTCM	定时器以连续模式启动位。 这个位由软件置 1，由硬件清除。 在软件启动的情况下（LPTIM_CFG.TRGEN[1:0] = 00），设置这个位以连续模式启动 LPTIM。如果软件启动被禁用（LPTIM_CFG.TRGEN[1:0] ≠ 00），则一旦检测到外部触发器，设置此位将以连续模式启动计时器。如果在进行单脉冲模式计数时设置了这个位，那么计时器将不会在 LPTIM_ARR 和 LPTIM_CNT 寄存器的下一次匹配时停止，而 LPTIM 计数器将继续在连续模式下计数。这个位只能在启用 LPTIM 时设置。由硬件自动复位。
1	SNGMST	定时器以单脉冲模式启动位。 这个位由软件设置，由硬件清除。 如果软件启动（LPTIM_CFG.TRGEN[1:0] = 00），设置此位将以单脉冲模式启动 LPTIM。如果软件启动被禁用（LPTIM_CFG.TRGEN[1:0] ≠ 00），则一旦检测到外部触发器，就设置这个位以单脉冲模式启动 LPTIM。如果这个位是在 LPTIM 处于连续计数模式时设置的，那么 LPTIM 将在 LPTIM_ARR 和 LPTIM_CNT 寄存器之间的后续匹配处停止。这个位只能在启用 LPTIM 时设置。由硬件自动复位。
0	LPTIMEN	LPTIM 使能位。 该位由软件置 1 和清除。 0: LPTIM 禁止 1: LPTIM 开启

12.5.7 LPTIM 比较寄存器 (LPTIM_COMP)

偏移地址: 0x14

复位值: 0x0000 0000

注意: LPTIM_COMP 寄存器只能在启用 LPTIM 时修改 (LPTIM_CTRL.LPTIMEN = 1)




位域	名称	描述
31:16	Reserved	保留，必须保持复位值。
15:0	CMPVAL[15:0]	CMPVAL[15:0]是 LPTIM 使用的比较值。

12.5.8 LPTIM 自动重载寄存器 (LPTIM_ARR)

偏移地址: 0x18

复位值: 0x0000 0001

注意: LPTIM_ARR 寄存器只能在启用 LPTIM 时修改 (LPTIM_CTRL.LPTIMEN = 1)




位域	名称	描述
31:16	Reserved	保留，必须保持复位值。
15:0	ARRVAL[15:0]	自动重载值。 ARRVAL[15:0]是 LPTIM 的自动重载值。该值必须严格大于 LPTIM_COMP.CMPVAL[15:0]值。

12.5.9 LPTIM 计数寄存器 (LPTIM_CNT)

偏移地址：0x1C

复位值：0x0000 0000



位域	名称	描述
31:16	Reserved	保留，必须保持复位值。
15:0	CNTVAL[15:0]	计数器数值。 当 LPTIM 使用异步时钟运行时，读取 LPTIM_CNT 寄存器可能会返回不可靠的值。因此，在这种情况下，有必要执行两个连续的读访问，并验证两个返回的值是否相同。如果相同，则读访问是可靠的。

13 独立看门狗（IWDG）

13.1 简介

N32G031 内置独立看门狗（IWDG）和窗口看门狗（WWDG）定时器，解决软件错误导致的问题。看门狗定时器使用非常灵活，提高了系统的安全性和定时控制的准确性。

独立看门狗（IWDG）由运行在 30KHz 的低速内部时钟（LSI 时钟）驱动，在死循环事件或 MCU 卡死发生时，它仍然可以运行。这可以提供更高的安全级别、定时精度和看门狗的灵活性。它可以通过重置来解决由于软件故障引起的系统故障。IWDG 最适合需要看门狗在主应用程序之外作为完全独立进程运行但时序精度限制较低的应用程序。

当电源控制寄存器 PWR_CTRL2.IWDGRSTEN 位置‘1’，IWDG 计数器达到 0 时，会产生系统复位（若该位置‘0’，IWDG 会计数但不产生复位）。IWDG 复位也可用于低功耗唤醒。


注：本章基于系统默认值 IWDGRSTEN=1 讨论。

13.2 主要特性

- 独立运行的 12 位递减计数器
- RC 振荡器提供独立时钟源，在 STOP 模式下仍能正常工作
- 可以匹配复位和低功耗唤醒
- 当递减计数器达到 0x000 时，系统复位（如果激活了看门狗）

13.3 功能描述

图 13-1 独立看门狗模块的功能框图



要启用 IWDG，我们需要将 0xCCCC 写入 IWDG_KEY.KEYV[15:0]位，计数器开始递减计数。当计数器计数到 0x000 时，它会向 MCU 产生一个复位信号（IWDG_RESET）。除此之外，只要在复位前将 0xAAAA（重载请求）写入 IWDG_KEY.KEYV[15:0]位，计数器值就会设置为 IWDG_RELV.REL[11:0]位中的重载值并防止看门狗复位整个设备。

如果通过选项字节使能“硬件看门狗定时器”功能，则看门狗将在系统上电后自动开始运行并产生系统复位，除非软件在计数器到达‘0’之前重新加载计数器。

13.3.1 寄存器访问保护

IWDG_PREDIV 和 IWDG_RELV 寄存器具有写保护功能。在修改这两个寄存器数据之前，必须先配置 IWDG_KEY 寄存器为 0x5555。配置成其他任何数据，都将再次启动寄存器写保护。IWDG_STS.PVU 指示预分频器值更新是否正在进行。IWDG_STS.CRVU 指示 IWDG 是否正在更新重载值。当预分频器值和/或重载值更新时，硬件设置 IWDG_STS.PVU 位和/或 IWDG_STS.CRVU 位。预分频器值和/或重载值更新完成后，硬件清除 IWDG_STS.PVU 位和/或 IWDG_STS.CRVU 位。

重载操作（IWDG_KEY 配置 0xAAAA）也会启动写保护功能。

13.3.2 调试模式

在调试模式下（Cortex-M0 内核停止），IWDG 计数器将继续正常工作或停止，具体取决于调试模块中的 DBG_CTRL.IWDG_STOP 位。如果该位设置为“1”，则计数器停止。该位为“0”时，计数器正常工作。。详

见 3.3.2 外设调试支持章节。

13.4 用户界面

IWDG 模块用户界面包含 4 个寄存器：密钥寄存器（IWDG_KEY）、预分频寄存器（IWDG_PREDIV）、重装载寄存器（IWDG_RELV）和状态寄存器（IWDG_STS）。

13.4.1 操作流程

当 IWDG 从软件（将 0xAAAA 写入 IWDG_KEY.KEYV[15:0]位）或硬件（清零 FLASH_OB.WDG_SW 位）复位启用时。它从 0xFFF 开始递减计数。向下计数间隙由预分频 LSI 时钟确定。重新加载计数器后，新一轮递减计数器的值将从 IWDG_RELV.REL[11:0]中的值开始，而不是 0xFFF。

程序正常运行时，软件需要在计数器到达 0 前喂狗，开始新一轮的递减计数。当计数器达到 0 时，表示程序故障。IWDG 在这种情况下产生复位信号。

如果用户想要配置 IWDG 预分频和重装载值寄存器，需要先将 0x5555 写入 IWDG_KEY.KEYV[15:0]。然后确认 IWDG_STS.CRVU 位和 IWDG_STS.PVU 位。IWDG_STS.CRVU 位指示重装载值更新正在进行，IWDG_STS.PVU 表示预分频值更新正在进行。只有当这两位为 0 时，用户才能更新相应的值。当更新正在进行时，硬件将相应位设置为 1。此时，读取 IWDG_PREDIV.PD[2:0]或 IWDG_RELV.REL[11:0]无效，因为数据需要同步到 LSI 时钟域。从 IWDG_PREDIV.PD[2:0]或 IWDG_RELV.REL[11:0]读取的值将在硬件清除 IWDG_STS.PVU 位或 IWDG_STS.CRVU 位后才有效。

如果应用程序使用多个重装载值或预分频值，则必须等到 IWDG_STS.CRVU 位复位后才能更改重装载值，IWDG_STS.PVU 位复位后才能更改预分频值。但是，在更新预分频值和重装载值后，或只更新预分频值后，或只更新重装载值后，无需等到 IWDG_STS.CRVU 位或 IWDG_STS.PVU 位复位后才能继续执行代码（即使在进低功耗模式的情况下，写入操作也会被考虑并完成）。

预分频寄存器和重装载寄存器控制产生复位的时间，如表 13-1。

表 13-1 IWDG 计数最大和最小复位时间

预分频系数	PD [2:0]	最短时间 (ms)		最长时间 (ms)	
		REL [11:0]=0x000		REL [11:0]=0xFFF	
/4	000	0.13		546.13	
/8	001	0.26		1092.27	
/16	010	0.53		2184.53	
/32	011	1.07		4369.07	
/64	100	2.13		8738.13	
/128	101	4.26		17476.27	
/256	11x	8.53		34952.53	

13.5 IWDG 寄存器

13.5.1 IWDG 寄存器总览


表 13-2 IWDG 寄存器总览

Offset	Register	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0													
000h	IWDG_KEY	Reserved																KEYV[15:0]																												
	Reset Value																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
004h	IWDG_PREDIV	Reserved																								PD[2:0]																				
	Reset Value																									0	0	0																		
008h	IWDG_RELV	Reserved											REL[11:0]																																	
	Reset Value												1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1					
00Ch	IWDG_STS	Reserved																								CRVU	PVU																			
	Reset Value																									0	0																			

13.5.2 IWDG 密钥寄存器 (IWDG_KEY)

偏移地址: 0x00

复位值: 0x00000000




位域	名称	描述
31:16	保留	保留，必须保持复位值。
15:0	KEYV[15:0]	密钥寄存器：只有特定的值才能发挥特定的作用 0xCCCC：启动看门狗计数器，如果硬件看门狗使能则无效，（如果选择了硬件看门狗，则不受该命令字限制） 0xAAAA：用 IWDG_RELV 寄存器中的 REL 值重新加载计数器以防止复位 0x5555：禁用 IWDG_PREDIV 和 IWDG_RELV 寄存器的写保护

13.5.3 IWDG 预分频寄存器 (IWDG_PREDIV)

偏移地址: 0x04

复位值: 0x00000000




位域	名称	描述
31:3	保留	保留，必须保持复位值。
2:0	PD[2:0]	预分频因子 当 IWDG_KEY.KEYV[15:0]不是 0x5555 时具有写访问保护。IWDG_STS.PVU 位必须为 0，否则 PD[2:0]值无法更改。分频系数如下： 000：预分频因子=4 001：预分频因子=8 010：预分频因子=16 011：预分频因子=32 100：预分频因子=64 101：预分频因子=128 其他：预分频因子=256 注意：读取该寄存器将返回来自 VDD 电压域的预分频值。如果正在进行写操作，则回读值可能无效。因此，读取值仅在 IWDG_STS.PVU 位为 0 时有效。

13.5.4 IWDG 重装载寄存器 (IWDG_RELV)

偏移地址：0x08

复位值：0x00000FFF




位域	名称	描述
31:12	保留	保留，必须保持复位值。
11:0	REL[11:0]	看门狗计数器重装载值。 带写保护。定义看门狗计数器的重装载值，每次将 0xAAAA 写入 IWDG_KEY.KEYV[15:0]位时将其加载到计数器。然后计数器从该值开始倒计时。看门狗超时周期可以根据这个重装载值和时钟预分频值计算，参考表 13-1。 该寄存器只能在 IWDG_STS.CRVU 位为 0 时修改。 注意：读取该寄存器将返回来自 VDD 电压域的重装载值。如果正在进行写操作，则回读值可能无效。因此，读取值仅在 IWDG_STS.CRVU 位为 0 时有效。

13.5.5 IWDG 状态寄存器 (IWDG_STS)

偏移地址: 0x0C

复位值: 0x00000000



位域	名称	描述
31:2	保留	保留，必须保持复位值。
1	CRVU	看门狗重装载值更新 重装载值更新：该位表示正在更新重装载值。硬件置位，硬件清零。软件只能在 IWDG_KEY.KEYV[15:0]位的值为 0x5555 且该位为 0 时尝试更改 IWDG_RELV.REL[11:0]的值。
0	PVU	看门狗预分频值更新 预分频值更新：该位表示正在更新预分频值。硬件置位，硬件清零。软件只能在 IWDG_KEY.KEYV[15:0]位的值为 0x5555 且该位为 0 时尝试更改 IWDG_PREDIV.PD[2:0]的值。

14 窗口看门狗（WWDG）

14.1 简介

窗口看门狗（WWDG）的时钟是由 APB1 时钟频率除以 4096 得到的，通过时间窗口的配置来检测程序运行是否异常。因此，WWDG 适用于精确定时，常用于监控因外部干扰或无法预见的逻辑条件导致应用程序偏离其正常操作顺序的软件故障。当 WWDG 递减计数器在达到窗口寄存器值之前或 WWDG_CTRL.T6 位变为 0 之后刷新时，系统复位发生。


14.2 主要特征

- 7 位独立递减计数器可编程
- WWDG 启用后，在以下情况下会发生复位
 - ◆ 递减计数器的值小于 0x40
 - ◆ 当递减后的计数器值大于窗口寄存器的值时，重新加载
- 提前唤醒中断：如果看门狗启动并且中断使能，当计数值达到 0x40 时会产生唤醒中断（WWDG_CFG.EWINT）

14.3 功能描述

如果看门狗被激活（WWDG_CTRL.ACTB），当 7 位（WWDG_CTRL.T[6:0]）递减计数器到达 0x3F（WWDG_CTRL.T6 位清零），或者软件重新加载计数器时计数器值大于窗口寄存器的值，将产生系统复位。为了避免系统复位，软件在正常运行时必须定期刷新窗口中的计数器值。

图 14-1 窗口看门狗功能框图




设置 WWDG_CTRL.ACTB 位以启用看门狗，此后，WWDG 将保持打开状态，直到发生复位。7 位递减计数器独立运行，无论 WWDG 是否使能，计数器都会持续递减计数。因此，使能看门狗前，需要将 WWDG_CTRL.T[6] 位设置为 1，以防止在启用后立即复位。由时钟 APB1 和 WWDG_CFG.TIMERB[1:0] 设置的预分频器值决定了计数器的递减速度。WWDG_CFG.W[6:0] 位设置窗口的上限。

当递减计数器在达到窗口寄存器值之前或 WWDG_CTRL.T6 位变为 0 之后刷新，将产生系统复位。图 14-2 描述了窗口寄存器的工作过程。

设置 WWDG_CFG.EWINT 位以启用提前唤醒中断。当递减计数器到达 0x40 时，将产生中断。您可以分析软件故障的原因或将重要数据保存在相应的中断服务程序（ISR）中，并重新加载计数器以防止 WWDG 复位。将“0”写入 WWDG_STS.EWINTF 位以清除中断。

14.4 刷新看门狗和中断产生的时序

图 14-2 WWDG 的刷新窗口和中断时序



看门狗刷新窗口在WWDG_CFG.W[6:0]值（最大值0x7F）和0x3F之间，在此窗口外刷新将向MCU生成复位请求。计数器使用分频后的APB1时钟从0x7F向下计数到0x3F，最大计数时间和最小计数时间如表14-1所示（假设APB1时钟为48MHz），计算公式为：

$$T_{WWDG} = T_{PCLK1} \times 4096 \times 2^{TIMERB} \times (T[5:0] + 1)$$

其中：

T_{WWDG} :WWDG 超时

T_{PCLK1} :APB1 时钟间隔，单位为：ms

PCLK1=48MHz 时的最小-最大超时时长

表 14-1 WWDG 的最大和最小计数时间

TIMERB	最小超时(μs) T[5:0] = 0x00	最大超时值(ms) T[5:0] = 0x3F
0	85.33	5.46
1	170.67	10.92
2	341.33	21.85
3	682.67	43.68

14.5 调试模式

在调试模式下（Cortex-M0 内核停止），WWDG 计数器将继续正常工作或停止，具体取决于调试模块中的 DBG_CTRL.WWDG_STOP 位。如果该位设置为“1”，则计数器停止。该位为“0”时，计数器正常工作。详见 3.3.2 外设调试支持章节。

14.6 用户界面

14.6.1 WWDG 配置流程

1. 配置 RCC_APB1CLKEN.WWDGEN[11]位使能 WWDG 模块的时钟
2. 软件设置 WWDG_CFG.TIMERB[8:7]位来配置 WWDG 的预分频因子
3. 软件配置 WWDG_CTRL.T[6:0]位，设置计数器的起始值。需要将 WWDG_CTRL.T[6]位设置为 1，以防止在启用后立即复位
4. 配置 WWDG_CFG.W[6:0]位配置上边界窗口值
5. 设置 WWDG_CTRL.ACTB[7]位使能 WWDG
6. 软件操作 WWDG_STS.EWINTF[0]位清除唤醒中断标志
7. 配置 WWDG_CFG.EWINT[9]位使能提前唤醒中断

14.7 WWDG 寄存器

14.7.1 WWDG 寄存器总览


表 14-2 WWDG 寄存器总览

Offset	Register	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
000h	WWDG_CTRL	Reserved																							ACTB	T[6:0]							
	Reset Value																								0	1	1	1	1	1	1	1	1
004h	WWDG_CFG	Reserved																	EWINT	TIMERB [1:0]	W[6:0]												
	Reset Value																		0	0	0	1	1	1	1	1	1	1	1				
008h	WWDG_STS	Reserved																										EWINTF					
	Reset Value																											0					

14.7.2 WWDG 控制寄存器 (WWDG_CTRL)

偏移地址: 0x00

复位值: 0x0000007F




位域	名称	描述
31:8	保留	保留, 必须保持复位值。
7	ACTB	激活位 当 ACTB=1 时, 看门狗可以产生复位。该位由软件置位, 仅在复位后由硬件清零。当 ACTB=1 时, 看门狗可以产生复位。 0: 禁用看门狗 1: 启用看门狗
6:0	T[6:0]	这些位包含看门狗计数器的值。它每(4096x2 ^{TIMERB})个 PCLK1 周期递减。当它从 0x40 翻转到 0x3F (T6 清零) 时, 会产生一个复位。

14.7.3 WWDG 配置寄存器 (WWDG_CFG)

偏移地址: 0x04

复位值: 0x0000007F




位域	名称	描述
31:10	保留	保留, 必须保持复位值。
9	EWINT	提前唤醒中断 设置后, 只要计数器达到值 0x40, 就会发生中断。此中断仅在复位后由硬件清除。
8:7	TIMERB[1:0]	时基 预分频器的时基可以修改如下: 00: CK 计数器时钟 (PCLK1 除以 4096) 除以 1 01: CK 计数器时钟 (PCLK1 除以 4096) 除以 2 10: CK 计数器时钟 (PCLK1 除以 4096) 除以 4 11: CK 计数器时钟 (PCLK1 除以 4096) 除以 8
6:0	W[13:0]	7 位窗口值 这些位包含要与递减计数器比较的窗口值。

14.7.4 WWDG 状态寄存器 (WWDG_STS)

偏移地址: 0x08

复位值: 0x0000



位域	名称	描述
31:1	保留	保留，必须保持复位值。
0	EWINTF	提前唤醒中断标志 当计数器达到值 0x40 时，该位由硬件设置。它必须由软件通过写入“0”来清零。写入“1”无效。如果中断未使能，该位也会置位。

15 模拟数字转换（ADC）

15.1 简述

12 位 ADC 是使用逐次逼近的高速模数转换器。它有多个通道，16 个通道，可测量 12 个外部和 4 个内部信号源。每个通道的 A/D 转换有四种执行模式：单次、连续、扫描或间断。ADC 转换值存储（左对齐/右对齐）在 16 位数据寄存器中。可以通过模拟看门狗检测输入电压是否在用户定义的高/低阈值内，并且 ADC 的输入时钟的最大频率为 18MHz。

ADC 注入采样通道支持对 OPA 正输入端的自动切换。

15.2 ADC 主要特征

- 支持 1 个 ADC，支持单端输入，最多可测量 12 个外部和 4 个内部源。
- 支持 12 位分辨率，最高采样速率 1MSPS。
- ADC 时钟源分为工作时钟源、采样时钟源和计时时钟源。
 - ◆ 仅可配置 AHB_CLK 作为工作时钟源，最高到 48M。
 - ◆ 可配置 PLL 作为采样时钟源，最高可到 18MHz，支持分频 1,2,3,4,6,8,10,12,16,32,64,128,256。
 - ◆ 可配置 AHB_CLK 作为采样时钟源，最高可到 18MHz，支持分频 1,2,3,4,6,8,10,12,16,32。
 - ◆ 计时时钟用于内部计时功能，频率必须配置成 1MHz。
- 支持触发采样，包括 EXTI/TIMER。
- 各通道的采样时间间隔可编程。
- 支持扫描模式。
- 支持单次转换。
- 支持连续转换。
- 支持间断模式。
- 支持 DMA。
- 中断生成。
 - ◆ 转换结束。
 - ◆ 注入转换结束。
 - ◆ 模拟看门狗事件。
- 带内嵌数据一致性的数据对齐。
- 可以外部触发注入转换和规则转换。
- ADC 的工作电压在 2.4V 到 5.5V 之间。
- ADC 支持转换的电压在 0 和 V_{DDA+} 之间。
- ADC 注入通道支持软件可配置的 OPA 正向电压输入通道切换

15.3 ADC 功能描述

下图为一个 ADC 模块的框图，表 15-1 为 ADC 引脚的说明。

图 15-1 ADC 框图




表 15-1 ADC 引脚

名称	信号类型	注解
V _{REF+}	输入，模拟参考正极	ADC使用的正极参考电压， $2.4V \leq V_{REF+} \leq V_{DDA}$
V _{DDA}	输入，模拟电源	等效于V _{DD} 的模拟电源且： $1.8V \leq V_{DDA} \leq V_{DD}(5.5V)$
V _{SSA}	输入，模拟电源地	等效于V _{SS} 的模拟电源地
ADC_IN[11:0]	模拟输入信号	12个模拟外部输入通道

注意：

1. V_{DDA} 和 V_{SSA} 应该分别连接到 V_{DD} 和 V_{SS}。

15.3.1 ADC 时钟

ADC 需要三个时钟，ADC_CLK, HCLK, ADC_1MCLK。

- HCLK 用于寄存器的访问时钟。
- ADC_CLK 为 ADC 的工作时钟，ADC_CLK 有两个源（HCLK 的分频或 PLL 的分频），HCLK 分频与系统是同步时钟，PLL 的分频与系统是异步时钟，用同步时钟的好处是在触发 ADC 响应触发时，没有不确定性，用 PLL 的分频时钟的好处是可以独立处理 ADC 的工作时钟，不会影响到挂在 HCLK 的其他模块
- ADC_1MCLK 用于内部计时功能，在 RCC 中配置，频率大小必须配置成 1MHz


注意

1 配置 PLL 作为时钟源时，最高可到 18M, 支持分频 1,2,3,4,6,8,10,12,16,32,64,128,256

2 配置 AHB_CLK 分频作为工作时钟最高可到 18M, 支持分频 1,2,3,4,6,8,10,12,16,32

3 切换 ADC_1M 时钟源时，需要保证 HSI 时钟开启。

图 15-2 ADC 时钟



15.3.2 ADC 开关控制

只有在上电过程完成后，您才能进行下一步。您可以通过轮询 ADC_CTRL3.RDY 来检查上电是否完成。

您可以设置 ADC_CTRL2.ON 来打开 ADC。第一次设置 ADC_CTRL2.ON 时，它将 ADC 从断电状态唤醒。在 ADC 的上电延迟(tSTAB)之后，当 ADC_CTRL2.ON 再次置位时，转换开始。

可以通过清除 ADC_CTRL2.ON 将 ADC 置于断电模式来停止转换。在这种模式下，ADC 几乎不消耗功率（仅几 μA ）。可以通过轮询 ADC_CTRL3.PDRDY 来检查掉电情况。

在 ADC Disable 的时候默认都是 PowerDown 模式。

15.3.3 通道选择

每个通道可以配置为规则序列和注入序列。

注入序列由多次转换组成，最多 4 次。ADC_JSEQ 寄存器指定注入通道和注入通道的转换顺序。ADC_JSEQ.JLEN[1:0]位指定注入序列长度。

规则序列由多次转换组成，最多 16 次。ADC_RSEQx 寄存器指定规则通道和规则通道的转换顺序。ADC_RSEQ1.LEN[3:0]位指定规则通道序列长度。

注意：在转换期间，禁止更改 ADC_RSEQx 或 ADC_JSEQ 寄存器；ADC_RSEQx 或 ADC_JSEQ 寄存器只能在 ADC 空闲时更改。

15.3.4 内部通道

- 温度传感器和通道 ADC_IN12 相连接。
- V_{REFINT} 和通道 ADC_IN13 相连接。
- V_{REFP} 和 ADC_IN14 相连接。
- V_{DDA} 和通道 ADC_IN15 相连接。
- OPAMP_OUT 输出和通道 ADC_IN6 相连接。

ADC 内部通道可以按规则或者注入通道的方式进行转换。

注意：V_{REFINT} 需要配置 ADC_CTRL3.VREFEN 来使能，使能后需通过 ADC_CTRL3.VREFRDY 确认 V_{REFINT} 准备好。

15.3.5 单次转换模式

ADC 可以通过配置 ADC_CTRL2.CTU 为 0 进入单次转换模式。在该模式下，外部触发（适用于规则或注入通道）或设置 ADC_CTRL2.ON=1（仅适用于规则通道）可以启动 ADC 启动转换，ADC 只进行一次转换。

转换开始后，当一个注入通道转换完成时，注入通道转换结束标志（ADC_STS.JENDC）将被设置为 1。如果注入通道转换结束中断使能（ADC_CTRL1.JENDCIEN）位被设置为 1，一个中断将生成，转换后的数据将存储在 ADC_JDATx 寄存器中。

转换开始后，当一个规则通道转换完成时，规则通道转换结束标志（ADC_STS.ENDC）将被置 1。如果规则通道转换结束中断使能（ADC_CTRL1.ENDCIEN）位被置 1，则一个中断将生成，转换后的数据将存储在 ADC_DAT 寄存器中。

单次转换后，ADC 停止。

15.3.6 连续转换模式


ADC 可以通过配置 ADC_CTRL2.CTU 为 1 进入连续转换模式。在该模式下，外部触发或设置 ADC_CTRL2.ON 为 1 可以启动 ADC 开始转换，ADC 会持续转换选择的通道。连续模式仅对规则通道有效，对注入通道无效。

转换开始后，当规则通道转换完成时，规则通道转换结束标志位（ADC_STS.ENDC）将设置为 1。如果规则通道转换结束中断使能位（ADC_CTRL1.ENDCIEN）设置为 1，将产生一个中断。转换后的数据将存储在 ADC_DAT 寄存器中。

15.3.7 时序图

ADC_CTRL2.ON 首次设置为 1 时，ADC 上电。ADC 上电后，ADC 需要时间 t_{STAB} 来保证其稳定性。ADC 稳定后，再次对 ADC_CTRL2.ON 写 1，ADC 开始转换，转换结束标志位将在转换完成后设置为 1。

图 15-3 时序图



15.3.8 模拟看门狗

可以通过设置 ADC_CTRL1.AWDGERCH 为 1 在规则通道上打开模拟看门狗，也可以通过将 ADC_CTRL1.AWDGEJCH 设置为 1 在注入通道上启用模拟看门狗。可以通过配置 ADC_WDGHIGH.HTH 设置模拟看门狗的高阈值，模拟看门狗的低阈值可以通过 ADC_WDGLow.LTH 来设置。模拟看门狗的阈值与数据对齐的方式无关，因为 ADC 的转换值与阈值的比较是在对齐之前完成。当 ADC 转换的值高于模拟看门狗的高阈值或低于模拟看门狗的低阈值时，如果 ADC_CTRL1.AWDGIEN 已配置，则模拟看门狗标志(ADC_STS.AWDG)将被置为 1，此时会产生中断。通过配置 ADC_CTRL1.AWDGSGLEN 和 ADC_CTRL1.AWDGCH[3:0]，可以控制模拟看门狗作用于一个或多个通道，如表 15-2 所示。

表 15-2 模拟看门狗通道选择

模拟看门狗警戒的通道	ADC_CTRL1 寄存器控制位		
	AWDGSGLen位	AWDGERCH位	AWDGEJCH位
无	任意值	0	0
所有注入通道	0	0	1
所有规则通道	0	1	0
所有注入和规则通道	0	1	1
单一的注入通道	1	0	1

单一的规则通道	1	1	0
单一的注入或规则通道	1	1	1

15.3.9 扫描模式

通过配置 ADC_CTRL1.SCAMD 为 1 可以开启扫描转换模式，通过配置四个寄存器 ADC_RSEQ1、ADC_RSEQ2、ADC_RSEQ3、ADC_JSEQ 可以选择转换通道序列，ADC 会对所有选择的规则或注入通道进行扫描转换。转换开始后，通道将一个一个转换。如果此时 ADC_CTRL2.CTU 为 1，则在所有选中的规则通道的转换完成后，将从转换序列的第一个通道重新开始转换。注入通道不支持连续转换。DMA 功能可以通过设置 ADC_CTRL2.ENDMA 为 1 来开启，DMA 会在规则通道转换完成后将数据传输到 SRAM 中。

15.3.10 注入通道管理

15.3.10.1 自动注入

如果设置了 ADC_CTRL1.AUTOJC 位，则 ADC_JSEQx 选择的注入通道将在 ADC_RSEQx 选中的规则通道转换完成后自动转换。最多可以转换多达 16+4 个通道。设置 ADC_CTRL2.CTU 转换序列将被连续转换。

开启该功能时，需要关闭注入通道的外部触发。

此功能不能与间断模式同时使用。


当 ADC 时钟预分频因子为 2 时，当转换序列从规则变为注入或注入变为规则时，会有 2 个 ADC 时钟间隔的延迟。当 ADC 时钟预分频因子为 4 到 8 时，当转换序列从规则变为注入或注入变为规则时，会有 1 个 ADC 时钟间隔的延迟。

15.3.10.2 触发注入

将 ADC_CTRL1.AUTOJC 设置为 0 并将 ADC_CTRL1.SCAMD 设置为 1 以开启触发注入功能。在此功能中，通过设置 ADC_CTRL2.ON 或通过外部触发连续转换的规则通道。规则通道转换时，如果产生外部注入触发，则暂停当前转换，注入序列通道开始转换。当注入序列通道转换完成后，将恢复中断的规则序列通道转换。如果在注入转换过程中产生了规则事件，则规则序列通道将在注入序列通道转换完成后开始转换。

使用此功能时，注入通道触发的时间间隔需要大于注入序列完成转换所需的时间。

图 15-4 注入转换延时



注意：最大延迟值请参考数据手册中的电气特性部分。

15.3.11 间断模式

15.3.11.1 规则通道

配置 `ADC_CTRL1.DREGCH` 为 1，开启规则通道的间断模式，通过配置 `ADC_RSEQ1`、`ADC_RSEQ2`、`ADC_RSEQ3` 获取规则转换序列，配置 `ADC_CTRL1.DCTU[2:0]` 控制每次触发后转换 n 个通道。

当触发信号产生时，对规则序列的 n 个通道进行转换然后停止，直到下一个触发信号产生，从上一次转换停止的地方开始继续转换 n 个通道，直到规则序列的所有通道被转换（如果最后一个触发发生并且转换序列中的剩余通道小于 n ，则只转换剩余未转换的通道并停止转换），并且转换结束标志位也将被设置为 1。当转换序列中所有通道的转换完成后，下一个触发信号出现时，再次从规则序列的第一个通道开始转换。

15.3.11.2 注入通道

配置 `ADC_CTRL1.DJCH` 为 1，开启注入通道的间断模式，通过配置 `ADC_JSEQ` 获取注入转换序列。

当触发信号产生时，它将转换注入转换序列的 1 个通道，然后停止。直到下一个触发信号产生，它会从上一次转换停止的通道处继续转换 1 个通道，直到注入序列的所有通道都被转换，并且转换结束标志位也将设置为 1。当转换序列中所有通道的转换完成时，下一个触发信号出现时，再次从注入序列的第一个通道开始转换。

同时间只能设置规则转换和注入转换其中一种为间断模式，不能同时设置自动注入模式和间断模式。

15.4 数据对齐

转换后的数据有两种对齐方式：左对齐和右对齐。对齐可以通过 `ADC_CTRL2.ALIG` 位设置。`ADC_CTRL2.ALIG=0` 为右对齐，如表 15-3 所示，`ADC_CTRL2.ALIG=1` 为左对齐，如表 15-4 所示。

对于注入序列，`SYM` 位是扩展的符号值，寄存器中存储的数据是转换结果减去 `ADC_JOFFSETx` 寄存器中用户定义的偏移量，所以结果可以是负值；对于规则序列，不需要减去偏移值。

表 15-3 数据右对齐

注入序列

SYM	SYM	SYM	SYM	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
-----	-----	-----	-----	-----	-----	----	----	----	----	----	----	----	----	----	----

规则序列

0	0	0	0	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
---	---	---	---	-----	-----	----	----	----	----	----	----	----	----	----	----

表 15-4 数据左对齐

注入序列

SYM	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0	0	0	0
-----	-----	-----	----	----	----	----	----	----	----	----	----	----	---	---	---

规则序列

D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0	0	0	0	0
-----	-----	----	----	----	----	----	----	----	----	----	----	---	---	---	---

15.5 可编程的通道采样时间

ADC 使用若干个 ADC_CLK 周期对输入电压采样，采样周期数目可以通过 ADC_SAMPTx.SAMPx[2:0]更改。每个通道可以分别用不同的时间采样。总转换时间如下计算：

$$T_{CONV} = \text{采样时间} + 12 \text{ 个周期}$$

注意：连续转换模式的第一次转换和单次转换模式每次转换需要额外增加 3 个周期。

例如：

当 ADCCLK=16MHz，采样时间为 6 周期

$$T_{CONV} = 6 + 12 = 18 \text{ 周期} = 1.125\mu\text{s}$$

15.6 外部触发转换

对于规则序列，软件将 ADC_CTRL2.EXTRTRIG 位设置为 1，则规则通道可以使用外部事件的上升沿触发启动转换，然后软件通过配置 ADC_CTRL2.EXTRSEL[2:0]来选择规则序列的外部触发源。外部触发源选择如下表所示。如果选择 EXTI_line0-15 或 TIM8_TRGO 作为外部触发源，可以设置 AFIO_CFG.ADC_ETRR 和 AFIO_CFG.EXTI_ETRR[3:0]位来实现；如果选择 SWSTRRCH 作为外部触发源，则可以通过将 ADC_CTRL2.SWSTRRCH 设置为 1 来启动规则通道转换。

表 15-5 ADC 用于规则通道的外部触发

触发源	类型	EXTRSEL[2:0]
TIM1_CC1事件	来自片上定时器的内部信号	000
TIM1_CC2事件		001
TIM1_CC3事件		010
N/A		011

触发源	类型	EXTRSEL[2:0]
TIM3_TRGO事件		100
N/A		101
EXTI line 0~15/TIM8_TRGO事件	外部引脚/来自片上定时器的内部信号	110
SWSTRRCH	软件控制位	111

对于注入序列，软件将 ADC_CTRL2.EXTJTRIG 位设置为 1，则注入通道可以使用外部事件的上升沿触发启动转换，软件将通过配置 ADC_CTRL2.EXTJSEL[2:0]选择注入序列的外部触发源。外部触发源选择如下表所示。如果选择 EXTI_line0~15 或 TIM8_CC4 作为外部触发源，可以设置 AFIO_CFG.ADC_ETRI 和 AFIO_CFG.EXTI_ETRI[3:0] 位来实现；如果选择 SWSTRJCH 作为外部触发源，则可以通过将 ADC_CTRL2.SWSTRJCH 设置为 1 来启动注入通道转换。

表 15-6 ADC 用于注入通道的外部触发

触发源	连接类型	EXTJSEL[2:0]
TIM1_TRGO事件	来自片上定时器的内部信号	000
TIM1_CC4事件		001
N/A		010
N/A		011
TIM3_CC4事件		100
N/A		101
EXTI线(0~15)/TIM8_CC4事件	外部引脚/来自片上定时器的内部信号	110
SWSTRJCH	软件控制位	111

注意：注入触发可以打断规则转换

15.7 DMA 请求


为避免多个规则通道转换时数据过多，导致 ADC_DAT 寄存器中保存的规则通道转换结果丢失，可以将 ADC_CTRL2.ENDDMA 位设置为 1，以此使用 DMA。当 ADC 规则通道转换结束时，会产生一个 DMA 请求。DMA 收到请求后，会将转换后的数据从 ADC_DAT 寄存器传送到用户指定的目标地址。

15.8 温度传感器

设置 ADC_CTRL2.TEMPEN 位为 1，使能温度传感器，设备工作时使用温度传感器检测环境温度。温度传感器采样的输出电压通过 ADC_IN12 通道转换为数字值。温度传感器工作时，理想的采样时间为 17.1us；当温度传感器不工作时，ADC_CTRL2.TEMPEN 位可通过软件清零以降低功耗。图 15-5 是温度传感器的框图。

温度传感器的输出电压随温度线性变化。不同的芯片由于生产工艺的不同，在温度曲线上会有不同的偏移量。通过测试，发现最大偏移为 3°C。这一特性使得内部温度传感器更适合检测温度变化。不适合测量绝对温度。当需要精确的温度测量时，应使用外部温度传感器。

图 15-5 温度传感器和 VREFINT 通道框图



15.8.1 测量温度值

1. 配置通道（ADC_IN12）和通道的采样时间为 17.1us
2. 将 ADC_CTRL2.TEMPEN 位设置为 1 以启用温度传感器
3. 设置 ADC_CTRL2.ON 位为 1 以启动 ADC 转换（或通过外部触发）
4. 读取 ADC 数据寄存器中的温度数据，通过以下公式计算温度值：

$$\text{温度}(\text{°C}) = \{(V_{25} - V_{\text{SENSE}}) / \text{Avg_Slope}\} + 25$$

其中：

V_{25} = 25 摄氏度时的 V_{SENSE}

Avg_Slope = 温度和 V_{SENSE} 曲线的平均斜率(单位为 mV/°C 或 $\mu\text{V}/\text{°C}$)

参考数据手册的电气特性章节中 V_{25} 和 Avg_Slope 的实际值。

注意：在传感器从断电模式唤醒到正确输出 V_{SENSE} 之前，有一个建立时间；ADC 上电后还有一个建立时间，所以为了缩短延迟，ADC_CTRL2.TEMPEN 和 ADC_CTRL2.ON 位应该同时置位。

15.9 中断

ADC 中断可以来自规则或注入序列转换的结束、输入电压不在模拟看门狗设置的范围、规则或注入通道转换的任何结束。这些中断具有独立的中断使能位。

ADC_STS 寄存器中有 2 个状态标志：注入序列通道转换启动(JSTR)和规则序列通道转换启动(STR)。但是 ADC 中没有与这两个标志相关的中断。


表 15-7 ADC 中断

中断事件	事件标志	使能控制位
规则或注入序列转换结束	ENDC	ENDCIEN
注入序列转换结束	JENDC	JENDCIEN
超出模拟看门狗阈值	AWDG	AWDGIEN
任何通道转换结束	ENDCA	ENDCAIEN
任何注入通道转换结束	JENDCA	JENDCAIEN

15.10 OPA 通道控制

图 15-6 是 ADC 切换 OPA 通道的简略方框图，注入通道采样之前，ADC OPA 切换通道会控制 OPA 正端通道选择信号，等待 OPA 建立时间，再开始采样；当采样完成，ADC OPA 切换通道释放对 OPA 的通道控制。图 15-6 显示 TIM1_CC4 作为触发，但实际触发源不限于 TIM1_CC4，所有触发源都可支持。

图 15-6 TIM1 CC4 触发 OPA 通道切换 ADC 注入采样



软件设置 ADC_OPACTRL.JSQx_OPAEN 寄存器，配合 ADC_JSEQ.LEN 选择 4 个采样中哪个采样使能对 OPA 通道的控制，软件通过设置 ADC_OPACTRL 寄存器位 JSQ1_INPSEL, JSQ2_INPSEL, JSQ3_INPSEL 和 JSQ4_INPSEL 选择每个采样对应的 OPA 通道。如表 15-6 所示，如果 JL=0，只有 JSQ4 对应的通道采样，JSQ4_OPAEN=1 使能对 OPA 输入端的控制，切换 OPA INPSEL=JSQ4_INPSEL；如果 JL=1，第一个对 JSQ3 通道进行转换，JSQ3_OPAEN=1 将切换 OPA INPSEL=JSQ3_INPSEL，第二个对 JSQ4 通道进行转换，JSQ4_OPAEN 将切换 OPA INPSEL=JSQ4_INPSEL。

表 15-6 ADC 中断

LEN	1st conv	2nd conv	3rd conv	4th conv
0	JSQ4	-	-	-
1	JSQ3	JSQ4	-	-

2	JSQ2	JSQ3	JSQ4	-
3	JSQ1	JSQ2	JSQ3	JSQ4

由于 OPA 通道切换后需要一定的建立时间，软件可配置 ADC_OPACTRL 寄存器位 OPA_SETUP_TIME，在切换 OPA 通道后，ADC 会等待相应建立时间再开始采样。建立时间计算方法如下：

$$T = \text{OPA_SETUP_TIME} / \text{adc 时钟频率}$$

如 ADC 时钟频率=16MHz，建立时间 5 μ s，则需设置 OPA_SETUP_TIME=80。

15.11 ADC 寄存器

15.11.1 ADC 寄存器总览

表 15-8 ADC 寄存器总览


Offset	Register	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0							
000h	ADC_STS	Reserved																								JENDCA	ENDCA	STR	JSTR	JENDC	ENDC	AWDG								
	Reset Value	0																								0	0	0	0	0	0	0								
004h	ADC_CTRL1	Reserved										AWDGERCH		AWDGEJCH		Reserved						DCTU[2:0]		DICH	DREGCH	AUTOJC		AWDGSLEN	SCANMD	JENDCEN		AWDGIEN	ENDCIEN	Reserved		AWDGGCH[3:0]				
	Reset Value	0										0		0		0						0		0	0	0		0	0	0		0	0	0		0				
008h	ADC_CTRL2	Reserved										TEMPEN		SWSTRRCH		SWSTRJCH		EXTRTRIG		EXTRSEL[2:0]		Reserved		EXTTRIG	EXTJSEL[2:0]		ALIG		Reserved		ENDMA	Reserved						CTU		ON
	Reset Value	0										0		0		0		0		0		0	0		0		0	0						0		0				
00Ch	ADC_SAMPT1	Reserved																																						
	Reset Value	0																																						
010h	ADC_SAMPT2	SAMP15[3:0]				SAMP14[3:0]				SAMP13[3:0]				SAMP12[3:0]				SAMP11[3:0]				SAMP10[3:0]				SAMP9[3:0]				SAMP8[3:0]										
	Reset Value	0				0				0				0				0				0				0				0										
014h	ADC_SAMPT3	SAMP7[3:0]				SAMP6[3:0]				SAMP5[3:0]				SAMP4[3:0]				SAMP3[3:0]				SAMP2[3:0]				SAMP1[3:0]														
	Reset Value	0				0				0				0				0				0				0														
018h	ADC_OFFSET1	Reserved																								OFFSETJCH1[11:0]														
	Reset Value	0																								0														
01Ch	ADC_OFFSET2	Reserved																								OFFSETJCH2[11:0]														
	Reset Value	0																								0														
020h	ADC_OFFSET3	Reserved																								OFFSETJCH3[11:0]														
	Reset Value	0																								0														
024h	ADC_OFFSET4	Reserved																								OFFSETJCH4[11:0]														
	Reset Value	0																								0														
028h	ADC_WDGHIGH	Reserved																								HTH[11:0]														
	Reset Value	0																								0														
02Ch	ADC_WDGLow	Reserved																								LTH[11:0]														
	Reset Value	0																								0														

030h	ADC_RSEQ1	Reserved				LEN[3:0]	Reserved	SEQ16[3:0]	Reserved	SEQ15[3:0]	Reserved	SEQ14[3:0]	Reserved	SEQ13[3:0]											
	Reset Value	0 0 0 0				0 0 0 0	Reserved	0 0 0 0	Reserved	0 0 0 0	Reserved	0 0 0 0	Reserved	0 0 0 0											
034h	ADC_RSEQ2	Reserved	SEQ12[3:0]	Reserved	SEQ11[3:0]	Reserved	SEQ10[3:0]	Reserved	SEQ9[3:0]	Reserved	SEQ8[3:0]	Reserved	SEQ7[3:0]												
	Reset Value	0 0 0 0	0 0 0 0	0 0 0 0	0 0 0 0	Reserved	0 0 0 0	Reserved	0 0 0 0	Reserved	0 0 0 0	Reserved	0 0 0 0												
038h	ADC_RSEQ3	Reserved	SEQ6[3:0]	Reserved	SEQ5[3:0]	Reserved	SEQ4[3:0]	Reserved	SEQ3[3:0]	Reserved	SEQ2[3:0]	Reserved	SEQ1[3:0]												
	Reset Value	0 0 0 0	0 0 0 0	0 0 0 0	0 0 0 0	Reserved	0 0 0 0	Reserved	0 0 0 0	Reserved	0 0 0 0	Reserved	0 0 0 0												
03Ch	ADC_JSEQ	Reserved				JLEN[1:0]	Reserved	JEQ4[3:0]	Reserved	JEQ3[3:0]	Reserved	JEQ2[3:0]	Reserved	JEQ1[3:0]											
	Reset Value	0 0				0 0	Reserved	0 0 0 0	Reserved	0 0 0 0	Reserved	0 0 0 0	Reserved	0 0 0 0											
040h	ADC_JDAT1	Reserved											JDAT1[15:0]												
	Reset Value	0 0 0 0 0 0 0 0 0 0 0 0 0 0											0 0 0 0 0 0 0 0 0 0 0 0 0 0												
044h	ADC_JDAT2	Reserved											JDAT2[15:0]												
	Reset Value	0 0 0 0 0 0 0 0 0 0 0 0 0 0											0 0 0 0 0 0 0 0 0 0 0 0 0 0												
048h	ADC_JDAT3	Reserved											JDAT3[15:0]												
	Reset Value	0 0 0 0 0 0 0 0 0 0 0 0 0 0											0 0 0 0 0 0 0 0 0 0 0 0 0 0												
04Ch	ADC_JDAT4	Reserved											JDAT4[15:0]												
	Reset Value	0 0 0 0 0 0 0 0 0 0 0 0 0 0											0 0 0 0 0 0 0 0 0 0 0 0 0 0												
050h	ADC_DAT	Reserved											DAT[15:0]												
	Reset Value	0 0 0 0 0 0 0 0 0 0 0 0 0 0											0 0 0 0 0 0 0 0 0 0 0 0 0 0												
054h	ADC_CTRL3	Reserved										JENDCAIEN	ENDCAIEN	Reserved	PDRDY	RDY	CKMOD	Reserved	VREFRDY	VREFEN	REFSEL				
	Reset Value	0 0										0 0	0 0	0 0	0 0	0 0	0 0	0 0	0 0	0 0	0 0				
058h	ADC_TEST	Reserved																			TEST_EN				
	Reset Value	0																			0				
05Ch	ADC_OPACTRL	Reserved				OPA_SETUP_TIME[9:0]				JSQ1_OPASEL[2:0]	JSQ2_OPASEL[2:0]	JSQ3_OPASEL[2:0]	JSQ4_OPASEL[2:0]	JSQ5_OPASEL[2:0]	JSQ6_OPASEL[2:0]	JSQ7_OPASEL[2:0]	JSQ8_OPASEL[2:0]	JSQ9_OPASEL[2:0]	JSQ10_OPASEL[2:0]	JSQ11_OPASEL[2:0]	JSQ12_OPASEL[2:0]	JSQ13_OPASEL[2:0]	JSQ14_OPASEL[2:0]	JSQ15_OPASEL[2:0]	
	Reset Value	0 0 0 0				0 0 0 0 0 0 0 0				0 0 0	0 0 0	0 0 0	0 0 0	0 0 0	0 0 0	0 0 0	0 0 0	0 0 0	0 0 0	0 0 0	0 0 0	0 0 0	0 0 0	0 0 0	0 0 0

15.11.2 ADC 状态寄存器(ADC_STS)

地址偏移: 0x00

复位值: 0x0000 0000



位域	名称	描述
31:15	Reserved	保留，必需保持复位值。
6	JENDCA	任意注入通道转换结束位 (Any Injected channel End of conversion flag) 在任意注入通道转换结束时被硬件设置为1，由软件清除。 0: 转换没有完成; 1: 转换完成。
5	ENDCA	任意通道转换结束位 (Any End of conversion flag)

位域	名称	描述
		任意规则或注入通道转换结束时被硬件设置为1。 0: 转换没有完成; 1: 转换完成。
4	STR	规则通道开始位 (Regular channel Start flag) 规则通道转换开始时该位被硬件设置为1, 由软件清除。 0: 规则通道转换未开始; 1: 规则通道转换已开始。
3	JSTR	注入通道开始位 (Injected channel Start flag) 注入通道序列转换开始时被硬件设置为1, 由软件清除。 0: 注入通道序列转换未开始; 1: 注入通道序列转换已开始。
2	JENDC	注入通道转换结束位 (Injected channel end of conversion) 所有注入通道序列转换结束时被硬件设置为1, 由软件清除 0: 转换未完成; 1: 转换完成。
1	ENDC	转换结束位 (End of conversion) 规则或注入通道序列转换结束时被硬件设置为1。 0: 转换未完成; 1: 转换完成。
0	AWDG	模拟看门狗标志位 (Analog watchdog flag) 转换的电压值超出了ADC_LTR和ADC_HTR寄存器定义的范围时被硬件设置为1, 由软件清除 0: 没有发生模拟看门狗事件; 1: 发生模拟看门狗事件。

15.11.3 ADC 控制寄存器 1(ADC_CTRL1)

地址偏移: 0x04

复位值: 0x0000 0000

Reserved										AWDG ERCH	AWDG EJCH	Reserved		
DCTU[2:0]		DJCH	DREGCH	AUTOJC	AWDG SGLN	SCANMD	JENDC IEN	AWD GIEN	ENDCIEN	Reserved	AWDGCH[3:0]			
rw		rw	rw	rw	rw	rw	rw	rw	rw		rw			

位域	名称	描述
31:24	Reserved	保留, 必需保持复位值。
23	AWDGERCH	在规则通道上开启模拟看门狗 (Analog watchdog enable on regular channels) 该位由软件设置和清除。 0: 在规则通道上关闭模拟看门狗;


位域	名称	描述
		1: 在规则通道上开启模拟看门狗。
22	AWDGEJCH	在注入通道上开启模拟看门狗 (Analog watchdog enable on injected channels) 该位由软件设置和清除。 0: 在注入通道上关闭模拟看门狗; 1: 在注入通道上开启模拟看门狗。
21:16	Reserved	保留, 必需保持复位值。
15:13	DCTU[2:0]	间断模式通道计数 (Discontinuous mode channel count) 软件通过这些位定义在间断模式下, 收到外部触发后转换规则通道的数目 000: 1个通道; 001: 2个通道; 111: 8个通道。
12	DJCH	在注入通道上的间断模式 (Discontinuous mode on injected channels) 该位由软件设置和清除, 用于开启或关闭注入通道序列上的间断模式 0: 注入通道序列上禁用间断模式; 1: 注入通道序列上使用间断模式。
11	DREGCH	在规则通道上的间断模式 (Discontinuous mode on regular channels) 该位由软件设置和清除, 用于开启或关闭规则通道序列上的间断模式 0: 规则通道序列上禁用间断模式; 1: 规则通道序列上使用间断模式。
10	AUTOJC	自动的注入通道序列转换 (Automatic Injected Group conversion) 该位由软件设置和清除, 用于规则通道序列转换结束后注入通道序列转换的开启或关闭 0: 关闭自动的注入通道序列转换; 1: 开启自动的注入通道序列转换。
9	AWDGSGLLEN	扫描模式中在一个单一的通道上使用看门狗 (Enable the watchdog on a single channel in scan mode) 该位由软件设置和清除, 用于AWDGCH[3:0]位指定的通道上的模拟看门狗功能开启或所有通道上模拟看门狗功能开启 0: 在所有的通道上使用模拟看门狗; 1: 在单一通道上使用模拟看门狗。
8	SCANMD	扫描模式 (Scan mode) 该位由软件设置和清除以启用或禁用扫描模式。在扫描模式下, 转换由ADC_RSEQx或ADC_JSEQ 寄存器选定的通道。 0: 禁用扫描模式; 1: 启用扫描模式。 <i>注意: 如果单独设置 ADC_CTRL1.ENDCIEN 或 ADC_CTRL1.JENDCIEN 位, ADC_STS.ENDC 或 ADC_STS.JENDC 中断仅在最后一个通道转换后发生。</i>
7	JENDCIEN	注入通道的中断使能 (Interrupt enable for injected channels) 该位由软件设置和清除, 以在所有注入通道转换完成后禁止或允许中断。 0: 禁止JENDC中断; 1: 使能JENDC中断。
6	AWDGIEN	模拟看门狗中断使能 (Analog watchdog interrupt enable)

位域	名称	描述
		该位由软件设置和清除以禁止或允许模拟看门狗产生中断。在扫描模式下，如果看门狗检测到超出范围的值，则仅当该位置位时才会中止扫描。 0: 禁止模拟看门狗中断； 1: 使能模拟看门狗中断。
5	ENDCIEN	ENDC的中断使能（Interrupt enable for ENDC） 该位由软件设置和清除，以禁止或允许在规则或注入转换序列转换结束后发生中断。 0: 禁止ENDC中断； 1: 使能ENDC中断。
4	Reserved	保留，必需保持复位值。
3:0	AWDGCH[3:0]	模拟看门狗通道选择位（Analog watchdog channel select bits） 这些位由软件设置和清除以选择模拟看门狗保护的输入通道。 0000: ADC模拟输入通道0； 0001: ADC模拟输入通道1； 1111: ADC模拟输入通道15； 保留所有其他数值。

15.11.4 ADC 控制寄存器 2(ADC_CTRL2)

地址偏移：0x08

复位值：0x0000 0000



位域	名称	描述
31:24	Reserved	保留，必需保持复位值。
23	TEMPEN	温度传感器开启（Temperature sensor and V _{REFINT} enable） 该位由软件设置和清除以开启或关闭温度传感器通道。 0: 关闭温度传感器； 1: 开启温度传感器。
22	SWSTRRCH	开始转换规则通道（Start conversion of regular channels） 该位由软件设置以启动转换，并在转换开始后由硬件清零。如果在 ADC_CTRL2.EXTRSEL[2:0] 位中选择 SWSTRRCH 作为触发事件，该位用于启动一组规则通道的转换 0: 复位状态； 1: 开始转换规则通道


位域	名称	描述
21	SWSTRJCH	开始转换注入通道 (Start conversion of injected channels) 该位由软件设置以启动转换，并且可以在转换开始后立即由软件或硬件清零。如果在 ADC_CTRL2.EXTJSEL[2:0]位中选择 SWSTRJCH作为触发事件，该位用于启动一组注入通道的转换 0: 复位状态； 1: 开始转换注入通道。
20	EXTRTRIG	规则通道的外触发转换模式 (External trigger conversion mode for regular channels) 该位由软件设置和清零，以启用或禁用可以启动规则序列转换的外部触发事件。 0: 不使用外部事件启动转换； 1: 使用外部事件启动转换。
19:17	EXTRSEL[2:0]	选择启动规则通道序列转换的外部事件 (External event select for regular group) 这些位选择外部事件以启动规则序列转换 ADC的触发配置如下 000: 定时器1的CC1事件 100: 定时器3的TRGO事件 001: 定时器1的CC2事件 101: Reserved 010: 定时器1的CC3事件 110: EXTI_line0~15/TIM8_TRGO事件 011: Reserved 111: SWSTRCH
16	Reserved	保留，必需保持复位值。
15	EXTJTRIG	注入通道的外部触发转换模式 (External trigger conversion mode for injected channels) 该位由软件设置和清零，以启用或禁用可以启动注入序列转换的外部触发事件。 0: 不使用外部事件启动转换； 1: 使用外部事件启动转换。
14:12	EXTJSEL[2:0]	选择启动注入通道序列转换的外部事件 (External event select for injected group) 这些位选择用于触发注入序列转换的外部事件。 ADC的触发配置如下 000: 定时器1的TRGO事件 100: 定时器3的CC4事件 001: 定时器1的CC4事件 101: Reserved 010: Reserved 110: EXTI_line0~15/TIM8_CC4事件 011: Reserved 111: SWSTRJCH
11	ALIG	数据对齐 (Data alignment) 该位由软件设置和清除。请参阅表15-3和表15-4 0: 右对齐； 1: 左对齐。
10:9	Reserved	保留，必需保持复位值。
8	ENDMA	直接存储器访问模式 (Direct memory access mode) 该位由软件设置和清除。有关详细信息，请参见DMA控制器章节。 0: 不使用DMA模式； 1: 使用DMA模式。
7:2	Reserved	保留，必需保持复位值。
1	CTU	连续转换 (Continuous conversion) 该位由软件设置和清除。如果该位置位，则转换将继续，直到该位被清除。 0: 单次转换模式； 1: 连续转换模式。

位域	名称	描述
		0011: 20周期 0100: 29周期 0101: 42周期 0110: 56周期 0111: 72周期
		1011: 240周期 1100: 300 周期 1101: 400 周期 1110: 480周期 1111: 600周期

15.11.7 ADC 采样时间寄存器 3(ADC_SAMPT3)

地址偏移: 0x14

复位值: 0x0000 0000




位域	名称	描述
31:0	SAMPx[3:0] X=0~7	通道x采样时间选择 (Channel x Sample time selection) 这些位用于独立选择每个通道的采样时间。通道选择位在采样期间必须保持不变。 0000: 6周期 0001: 8 周期 0010: 14 周期 0011: 20周期 0100: 29周期 0101: 42周期 0110: 56周期 0111: 72周期
		1000: 88 周期 1001: 120周期 1010: 182 周期 1011: 240周期 1100: 300 周期 1101: 400 周期 1110: 480周期 1111: 600周期

15.11.8 ADC 注入通道数据偏移寄存器 x (ADC_JOFFSETx)(x=1..4)

地址偏移: 0x18-0x24

复位值: 0x0000 0000




位域	名称	描述
31:12	Reserved	保留，必需保持复位值。
11:0	OFFSETJCHx[11:0]	注入通道x的数据偏移（Data offset for injected channel x） 这些位定义在将转换注入通道时用于从原始转换数据中减去的值。转换结果可以在ADC_JDATx寄存器中读取。

15.11.9 ADC 看门狗高阈值寄存器(ADC_WDGHIGH)

地址偏移：0x28

复位值：0x0000 0FFF




位域	名称	描述
31:12	Reserved	保留，必需保持复位值。
11:0	HTH[11:0]	模拟看门狗高阈值（Analog watchdog high threshold） 这些位定义模拟看门狗的高阈值。

15.11.10 ADC 看门狗低阈值寄存器(ADC_WDGLOW)

地址偏移：0x2C

复位值：0x0000 0000




位域	名称	描述
31:12	Reserved	保留，必需保持复位值。
11:0	LTH[11:0]	模拟看门狗低阈值（Analog watchdog low threshold） 这些位定义模拟看门狗的低阈值。

15.11.11 ADC 规则序列寄存器 1(ADC_RSEQ1)

地址偏移：0x30

复位值：0x0000 0000




位域	名称	描述
31:24	Reserved	保留，必需保持复位值。
23:20	LEN[3:0]	规则通道序列长度（Regular channel sequence length） 这些位由软件定义规则序列通道转换中的通道数。 0000: 1个转换 0001: 2个转换 ... 1111: 16个转换
19	Reserved	保留，必需保持复位值。
18:15	SEQ16[3:0]	规则序列中的第16个转换（16th conversion in regular sequence） 这些位由软件定义转换序列中第16个转换通道的编号（0到15）。
14	Reserved	保留，必需保持复位值。
13:10	SEQ15[3:0]	规则序列中的第15个转换（15th conversion in regular sequence）
9	Reserved	保留，必需保持复位值。
8:5	SEQ14[3:0]	规则序列中的第14个转换（14th conversion in regular sequence）
4	Reserved	保留，必需保持复位值。
3:0	SEQ13[3:0]	规则序列中的第13个转换（13th conversion in regular sequence）

15.11.12 ADC 规则序列寄存器 2(ADC_RSEQ2)

地址偏移: 0x34

复位值: 0x0000 0000




位域	名称	描述
31:29	Reserved	保留，必需保持复位值。
28:25	SEQ12[3:0]	规则序列中的第12个转换（12th conversion in regular sequence） 这些位由软件定义转换序列中第12个转换通道的编号（0到15）。
24	Reserved	保留，必需保持复位值。
23:20	SEQ11[3:0]	规则序列中的第11个转换（11th conversion in regular sequence）
19	Reserved	保留，必需保持复位值。
18:15	SEQ10[3:0]	规则序列中的第10个转换（10th conversion in regular sequence）

位域	名称	描述
14	Reserved	保留，必需保持复位值。
13:10	SEQ9[3:0]	规则序列中的第9个转换（9th conversion in regular sequence）
9	Reserved	保留，必需保持复位值。
8:5	SEQ8[3:0]	规则序列中的第8个转换（8th conversion in regular sequence）
4	Reserved	保留，必需保持复位值。
3:0	SEQ7[3:0]	规则序列中的第7个转换（7th conversion in regular sequence）

15.11.13 ADC 规则序列寄存器 3(ADC_RSEQ3)

地址偏移：0x38

复位值：0x0000 0000




位域	名称	描述
31:29	Reserved	保留，必需保持复位值。
28:25	SEQ6[3:0]	规则序列中的第6个转换（6th conversion in regular sequence） 这些位由软件定义转换序列中第6个转换通道的编号（0到15）。
24	Reserved	保留，必需保持复位值。
23:20	SEQ5[3:0]	规则序列中的第5个转换（5th conversion in regular sequence）
19	Reserved	保留，必需保持复位值。
18:15	SEQ4[3:0]	规则序列中的第4个转换（4th conversion in regular sequence）
14	Reserved	保留，必需保持复位值。
13:10	SEQ3[3:0]	规则序列中的第3个转换（3rd conversion in regular sequence）
9	Reserved	保留，必需保持复位值。
8:5	SEQ2[3:0]	规则序列中的第2个转换（2nd conversion in regular sequence）
4	Reserved	保留，必需保持复位值。
3:0	SEQ1[3:0]	规则序列中的第1个转换（1st conversion in regular sequence）

15.11.14 ADC 注入序列寄存器(ADC_JSEQ)

地址偏移：0x3C

复位值：0x0000 0000




位域	名称	描述
31:22	Reserved	保留，必需保持复位值。
21:20	JLEN[1:0]	注入通道序列长度（Injected sequence length） 这些位由软件定义为注入通道转换序列中的通道数。 00: 1 转换 01: 2次转换 10: 3 转换 11: 4 转换
19	Reserved	保留，必需保持复位值。
18:15	JSEQ4[4:0]	注入序列中的第4个转换（4th conversion in injected sequence） 这些位由软件定义为转换序列中第4个转换通道的编号（0到18）。 注意：与规则转换序列不同，如果ADC_JSEQ.JLEN[1:0]的长度小于4，则转换序列从(4-JLEN)开始。例如，ADC_JSEQ[21:0] = 10 00011 00011 00111 00010 表示扫描转换将按照以下通道顺序进行转换：7、3、3 而不是 2、7、3。
14	Reserved	保留，必需保持复位值。
13:10	JSEQ3[4:0]	注入序列中的第3个转换（3rd conversion in injected sequence）
9	Reserved	保留，必需保持复位值。
8:5	JSEQ2[4:0]	注入序列中的第2个转换（2nd conversion in injected sequence）
4	Reserved	保留，必需保持复位值。
3:0	JSEQ1[4:0]	注入序列中的第1个转换（1st conversion in injected sequence）

15.11.15 ADC 注入数据寄存器 x (ADC_JDATx) (x= 1...4)

地址偏移：0x40 – 0x4C

复位值：0x0000 0000




位域	名称	描述
31:16	Reserved	保留，必需保持复位值。
15:0	JDAT[15:0]	注入转换的数据（Injected data） 这些位是只读的，包含注入通道的转换结果。数据左对齐或右对齐。

15.11.16 ADC 规则数据寄存器(ADC_DAT)

地址偏移: 0x50

复位值: 0x0000 0000




位域	名称	描述
31:16	Reserved	保留, 必需保持复位值。
15:0	DAT[15:0]	规则转换的数据 (Regular data) 这些位是只读的, 包含规则通道的转换结果。数据左对齐或右对齐。

15.11.17 ADC 控制寄存器 3 (ADC_CTRL3)

地址偏移: 0x54

复位值: 0x0000 0040




位域	名称	描述
31:10	Reserved	保留, 必需保持复位值。
9	JENDCAIEN	任何注入通道中断使能 (Interrupt enable for any injected channels) 该位由软件设置和清除以启用/禁用注入通道转换结束中断。 0: ADC_STS.JENDCA 禁用中断; 1: ADC_STS.JENDCA 中断使能。
8	ENDCAIEN	任何通道中断使能 (Interrupt enable for any regular channels) 该位由软件设置和清除以启用/禁用任意通道转换结束中断。 0: ADC_STS.ENDCA 禁用中断; 1: ADC_STS.ENDCA 启用中断。
7	Reserved	保留, 必需保持复位值。
6	PDRDY	ADC掉电准备 (Power down ready) 0: 没有准备好; 1: 准备好。

位域	名称	描述
5	RDY	ADC准备(Ready) 0: 没有准备好; 1: 准备好。
4	CKMOD	时钟模式 (Clock Mode) 0: 同步时钟选择AHB; 1: 异步时钟选择PLL。
3	Reserved	保留, 必需保持复位值。
2	VREFRDY	VREFINT准备好 (VREFINT_READY) ADC内部输入buffer准备状态, 在测量VREFINT之前软件必须检测该状态位 0: VREFINT 没有准备好; 1: VREFINT准备好。
1	VREFEN	VREFINT使能 (VREFINT_EN) ADC内部输入buffer使能, 在测量VREFINT之前软件必须使能该位 0: 禁止VREFINT测量 1: 使能 VREFINT测量
0	REFSEL	ADC参考源选择(ADC reference source selset) 0: 参考源为外部参考VDD; 1: 参考源为内部电压2.4V。

15.11.18 ADC 测试寄存器 (ADC_TEST)

地址偏移: 0x58

复位值: 0x0000 0000




位域	名称	描述
31:1	Reserved	保留, 必须保持复位值。。
0	TEST_EN	ADC测试模式使能(ADC test mode enable) 0: ADC工作在正常采样模式; 1: ADC工作在测试模式。

15.11.19 ADC OPA 控制寄存器 (ADC_OPACTRL)

地址偏移: 0x5C

复位值: 0x0000 0000



位域	名称	描述
31:26	Reserved	保留，必须保持复位值。。
25:16	OPA_SETUP_TIME	OPA切换建立时间 (Setup time for OPA mux) 0: 0 ADC clock cycles 1: 1 ADC clock cycles 1023: 1023 ADC clock cycles
15:13	JSQ4_OPASEL	注入通道4OPA的通道选择(Injected channel 4 for OPA mux selection)
12:10	JSQ3_OPASEL	注入通道3OPA的通道选择(Injected channel 3 for OPA mux selection)
9:7	JSQ2_OPASEL	注入通道2OPA的通道选择(Injected channel 2 for OPA mux selection)
6:4	JSQ1_OPASEL	注入通道1OPA的通道选择(Injected channel 1 for OPA mux selection)
3	JSQ4_OPAEN	注入通道4OPA切换使能(Injected channel 4 for OPA mux enable) 0: 不切换 1: 切换为JSQ4_OPASEL寄存器表示的通道
2	JSQ3_OPAEN	注入通道3OPA切换使能(Injected channel 3 for OPA mux enable) 0: 不切换 1: 切换为JSQ3_OPASEL寄存器表示的通道
1	JSQ2_OPAEN	注入通道2OPA切换使能(Injected channel 2 for OPA mux enable) 0: 不切换 1: 切换为JSQ2_OPASEL寄存器表示的通道
0	JSQ1_OPAEN	注入通道1OPA切换使能(Injected channel 1 for OPA mux enable) 0: 不切换 1: 切换为JSQ1_OPASEL寄存器表示的通道


16 比较器（COMP）

COMP 模块用于比较两个输入模拟电压的大小，并根据比较结果输出高/低电平。当“INP”输入端电压高于“INM”输入端电压时，比较器输出为高电平，当“INP”输入端电压低于“INM”输入端电压时，比较器输出为低电平。

16.1 COMP 系统连接框图

COMP 模块支持 1 个独立比较器，挂接在 APB1 总线上。

图 16-1 比较器系统连接图



16.2 COMP 特性

- 1 个独立的比较器，且为低功耗比较器（可以工作在 LPRUN，SLEEP 和 STOP 模式下）
- 内置一个 64 级可编程的参考输入比较电压源 VREF
- 支持滤波时钟，滤波复位
- 输出极性可配置高、低
- 迟滞配置可配置无、低、中、高
- 比较结果可输出到 I/O 端口或触发定时器，用于捕获事件、OCREF_CLR 事件、刹车事件、产生中断
- 输入通道可复选 I/O 端口、VREF
- 可配只读或读写，在锁定的情况下需要复位才能解锁
- 支持消隐（Blanking），可配置产生 Blanking 的消隐源可通过产生中断的方式将系统从低功耗模式唤醒，且 COMP 有 STOP 唤醒能力
- 可配置滤波窗口大小
- 可配置滤波阈值大小

- 可配置用于滤波的采样频率

16.3 COMP 配置流程

完整的配置项包括如下所示，某些项目如果采用系统默认配置，跳过相应的配置项。

- 可配置的迟滞等级 COMP_CTRL.HYST[1:0]。
- 配置输出极性 COMP_CTRL.POL。
- 配置输入选择，比较器正极 COMP_CTRL.INPSEL[3:0]，负极 COMP_CTRL.INMSEL [2:0]。
- 配置输出选择 COMP_CTRL.OUTSEL[3:0]。
- 配置消隐源 COMP_CTRL.BLKING[2:0]。
- 配置滤波器采样窗口 COMP_FILC.SAMPW[4:0]。
- 配置阈值 COMP_FILC.THRESH[4:0]（阈值应当大于 COMP_FILC.SAMPW[4:0]/2）。
- 配置滤波器采样频率（对于计时器应用，采样频率应当大于 5MHz。）
- 打开滤波器使能 COMP_FILC.FILEN。
- 打开比较器使能 COMP_CTRL.EN。

注：对于以上步骤，需先打开滤波器使能，再打开比较器使能，比较器使能需要在滤波（若启用）配置、使能完成后启用，此外在比较器控制寄存器锁定 LOCK 的情况下，只有通过复位才能取消锁定。

16.4 COMP 工作模式

16.4.1 独立比较器

1 个比较器可独立配置，完成比较器功能。比较器的输出可以输出到 IO 端口，每一个比较器都有不同的重映射端口，通过配置可以选择比较器的输出，连接到相应的端口。

比较器输出，支持触发事件，比如可以配置成定时器 1，定时器 8 的刹车功能。

注：具体配置参考比较器互联关系

16.5 比较器互联关系

比较器输出端口的互联，可以参考 GPIO 的复用功能章节，定义了比较器 OUT 重映射的值。

COMP_OUT 可映射到 PA0/PA6/PA11/PA12 比较器 INP 引脚有如下配置

INPSEL	COMP
00	PA1
01	PA3
10	VREF
11	PA7

比较器 INM 引脚有如下配置

INMSEL	COMP
--------	------

00	VREF
01	PA0
10	PA4
11	PA5

比较器输出 TRIG 的信号有如下互联关系

TRIG	COMP
0000	NC
0001	TIM1_BKIN
0010	TIM1_IC1
0011	TIM1_OCrefclear
0100	TIM8_IC1
0101	TIM8_OCrefclear
0110	TIM3_IC1
0111	TIM3_OCrefclear
1000	--
1001	--
1010	--
1011	TIM1_BKIN + TIM8_BKIN
1100	TIM8_BKIN
1101	LPTIM_ETR
Other	--

16.6 中断

COMP 支持中断响应。中断产生有如下 2 种情况。

- COMP_CTRL.POL 极性不反转，中断使能，当 INPSEL > INMSEL 时，COMP_CTRL.OUT 由硬件置为 1 时即产生比较器中断。
- COMP_CTRL.POL 极性反转，中断使能，当 INPSEL < INMSEL 时，COMP_CTRL.OUT 由硬件置为 1 时即产生比较器中断。

注意：COMP 中断使用需先配置 EXTI line，参考表 6-1 向量表。

16.7 COMP 寄存器

16.7.1 COMP 寄存器总览

表 16-1 COMP 寄存器总览


Offset	Register	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
000h	COMP_INTEN	Reserved																															CMPPIEN

Offset	Register	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0			
	Reset Value	0																																		
03Ch	COMP_INTSTS	Reserved																															CMPIS			
	Reset Value	0																																		
008h		Reserved																																		
00Ch	COMP_LOCK	Reserved																															CMPCLK			
	Reset Value	0																																		
010h	COMP_CTRL	Reserved										CLKSEL	PWRMD	Reserved	OUT	BLKING[2:0]		HYST[1:0]		POL	OUTTRG[3:0]			Reserved	INPSEL[1:0]		Reserved	INMSEL[1:0]		EN						
	Reset Value	0										0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
014h	COMP_FILC	Reserved												SAMPWIN[4:0]				THRESH[4:0]				FILEN														
	Reset Value	0												0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0				
018h	COMP_FILP	Reserved										CLKPSC[15:0]										FILEN														
	Reset Value	0										0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
01Ch ~ 03Ch		Reserved																																		
040h	COMP_INVREF	Reserved																VREFSEL						VREFEN												
	Reset Value	0																0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0			

16.7.2 COMP 中断使能寄存器 (COMP_INTEN)

偏移地址:0x00

复位值:0x0000 0000




位域	名称	描述
31:1	Reserved	保留，必需保持复位值。
0	CMP1IEN	该位控制 COMP1 的中断启用 0: 禁用 1: 使用

16.7.3 COMP 中断状态寄存器 (COMP_INTSTS)

偏移地址:0x04

复位值:0x0000 0000




位域	名称	描述
31:1	Reserved	保留，必需保持复位值。
0	CMPIS	COMP 中断状态位，写 0 清除

16.7.4 COMP 锁寄存器 (COMP_LOCK)

偏移地址:0x0C

复位值:0x0000 0000




位域	名称	描述
31:1	Reserved	保留，必需保持复位值。
0	CMPLK	仅写一次，是由软件控制的，只能通过系统重置来清除 设置此位可以将 COMP_CTRL 设置为只读 0: COMP_CTRL 是可读写的 1: COMP_CTRL 是只读的

16.7.5 COMP 控制寄存器 (COMP_CTRL)

偏移地址:0x10

复位值:0x0000 0000



位域	名称	描述
31:21	Reserved	保留，必需保持复位值。


位域	名称	描述
20	CLKSEL	COMP 工作时钟选择 0: 系统时钟(SYSCLK) 1: 低速工作时钟, 可以工作在 STOP 模式或者 LPRUN 模式。
19	PWRMD	比较器功耗选择位 0: 正常模式 1: 低功耗模式
18	Reserved	保留, 必需保持复位值。
17	OUT	指示比较器输出的状态 0: 输出低 1: 输出高
16: 14	BLKING[2:0]	这些位选择哪个定时器输出控制比较器 1 输出消隐。 000: 不消隐 001: 选择 Tim1 OC5 作为消隐源 010: 选择 Tim8 OC5 作为消隐源 其他配置:保留
13: 12	HYST[1:0]	这些位选择比较器的迟滞等级。 00: 无迟滞; 01: 低迟滞; 10: 中等迟滞; 11: 高迟滞。
11	POL	该位用于反转比较器的输出 0:输出未反转; 1:输出反转。
10: 7	OUTTRG[3:0]	0000: Reserved 0001: TIM1_BKIN 0010: TIM1_IC1 0011: TIM1_OCrefclear 0100: TIM8_IC1 0101: TIM8_OCrefclear 0110: TIM3_IC1 0111: TIM3_OCrefclear 1000: Reserved 1001: Reserved 1010: Reserved 1011: TIM1_BKIN+TIM8_BKIN 1100: TIM8_BKIN 1101: LPTIM_ETR 1110: Reserved 1111: Reserved
6	Reserved	保留, 必需保持复位值。
5: 4	INPSEL[2:0]	比较器正端选择位 00: PA1 01: PA3

位域	名称	描述
		10: VREF 11: PA7
3	Reserved	保留，必需保持复位值。
2: 1	INMSEL[2:0]	比较器负端输入选择位 00: VREF 01: PA0 10: PA4 11: PA5
0	EN	该位打开/关闭 COMP 0: 比较器已禁用; 1: 比较器已启用。

16.7.6 COMP 滤波控制寄存器 (COMP_FILC)

偏移地址:0x14

复位值:0x0000 0000




位域	名称	描述
31:11	Reserved	保留，必需保持复位值。
10: 6	SAMPW[4:0]	低通滤波器采样窗口大小，采样窗口 = SAMPW + 1。
5: 1	THRESH[4:0]	低通滤波器门限置，样本窗口中至少出现相反状态的采样阈值，才能改变输出状态，此值要求大于 SAMPW / 2。
0	FILEN	滤波器使能位 0: 关闭; 1: 使能。

16.7.7 COMP 滤波时钟寄存器 (COMP_FILP)

偏移地址:0x18

复位值:0x0000 0000




位域	名称	描述
31:16	Reserved	保留，必需保持复位值。
15: 0	CLKPSC[15:0]	低通滤波采样时钟预分频，系统时钟分频数 = CLKPSC + 1。 0: 每 1 个时钟； 1: 每 2 个时钟； 2: 每 3 个时钟； ...

16.7.8 COMP 参考输入比较电压寄存器 (COMP_INVREF)

偏移地址:0x40

复位值:0x0000 0000



位域	名称	描述
31:14	Reserved	保留，必需保持复位值。
7	VREFSEL[5:0]	比较器参考输入比较电压 VREF 档位选择 0~VDDA，共 64 个档位
0	VREFEN	比较器参考输入比较电压 VREF: 0: 禁用； 1: 启用，

17 I²C 接口

17.1 简介

I²C(inter-integrated circuit)总线是一种广泛应用的总线结构，它只有两根双向线，即数据总线 SDA 和时钟总线 SCL，通过这两根线，所有与 I²C 总线兼容的设备都可以通过 I²C 总线彼此直接通信。

I²C 接口连接微控制器和串行 I²C 总线，可用于 MCU 和外部 I²C 设备的通讯。I²C 接口模块实现了 I²C 协议的标准模式和快速模式，具备 CRC 计算和校验功能、支持 SMBus(系统管理总线)和 PMBus (电源管理总线)，此外它提供多主机功能，控制所有 I²C 总线特定的时序、协议、仲裁。I²C 接口模块也支持 DMA 模式，可有效减轻 CPU 的负担。

17.2 主要特性

- 同一接口既可实现主机功能又可实现从机功能
- 是并行总线到 I²C 总线协议的转换器
- 支持 7 位和 10 位的地址模式和广播寻址
- 作为 I²C 主设备可以产生时钟、起始信号和停止信号
- 作为 I²C 从设备具有可编程的 I²C 地址检测、停止位检测的功能
- 支持标速(最高 100kHz)、快速模式(最高 400kHz、1MHz)
- 支持中断向量，事件中断和错误中断共用一个中断向量
- 可选的时钟延展功能
- 支持 DMA 模式
- 可选择的 PEC（报文错误检测）生成和校验
- 兼容 SMBus 2.0 和 PMBus

注：不是所有产品中都包含上述所有特性，请参考相关的数据手册，确认该产品支持的 I²C 功能。

17.3 功能描述

I²C 接口通过数据引脚（SDA）和时钟引脚（SCL）连接到 I²C 总线与外部设备进行通信，可以连接到标准（高达 100kHz）或快速（400kHz、1MHz）的 I²C 总线。I²C 模块接收时将数据从串行转换成并行，发送时将数据从并行转换成串行。支持中断模式，用户可以根据需要开启或禁止中断。

17.3.1 SDA/SCL 控制

I²C 模块有两条接口线：串行数据线（SDA）和串行时钟线（SCL）。连接到总线上的设备通过这两根线互相传递信息。SDA 和 SCL 都是双向线，通过一个电流源或者上拉电阻接到电源正极。当总线空闲时，两条线都是高电平。连接到总线的设备输出极必须带开漏或者开集，以提供线与功能。I²C 总线上的数据在标准模式下可以达到 100 kbit/s，在快速模式下可以达到 1000kbit/s。由于 I²C 总线上可能会连接不同工艺的设备，逻辑‘0’和逻辑‘1’的电平并不是固定的，取决于 VDD 的实际电平。

如果允许时钟延长，即 SCL 线拉低，就可以避免在接收时发生过载错误以及在发送时发生欠载错误。

比如，在发送模式时，如果发送数据寄存器为空且字节发送结束位置起（I2C_STS1.TXDATE = 1, I2C_STS1.BSF = 1），I²C 接口在传输前保持时钟线为低，以等待软件读取 STS1 后把数据写进数据寄存器（缓冲器和移位寄存器都是空的）；在接收模式时，如果数据寄存器非空且字节发送结束位置起（I2C_STS1.RXDATNE = 1, I2C_STS1.BSF = 1），I²C 接口在接收到数据字节后保持时钟线为低，以等待软件读 STS1，然后读数据寄存器 DAT（缓冲器和移位寄存器都是满的）。

如果从模式中禁止时钟延长，在接收模式时，如果接收数据寄存器非空（I2C_STS1.RXDATNE = 1），在接收到下个字节前数据还没有被读出，则发生过载错误，最后一字节也将被丢弃。在发送模式时，如果发送数据寄存器空（I2C_STS1.TXDATE = 1），在必须发送下个字节之前还没有新数据写进数据寄存器，则发生欠载错误。相同的字节将被重复发出。这种情况下不控制重复写冲突。

17.3.2 软件通讯流程


I²C 设备的数据传输分为主机和从机。主机是指负责初始化总线上数据的传输并产生时钟信号的设备，此时任何被寻址的设备都是从机。不管 I²C 设备是主机还是从机，都可以发送或接收数据。I²C 接口支持 4 种运行模式：

- 从机发送器模式
- 从机接收器模式
- 主机发送器模式
- 主机接收器模式

系统复位后，I²C 默认工作在从机模式下。通过软件配置 I²C 接口在总线上发送一个起始位，随后接口自动地从从模式切换到主模式；当仲裁丢失或产生停止信号时，则从主模式切换到从模式。

I²C 接口的功能框图如下：

图 17-1 I²C 功能框图




注：在 SMBus 模式下，SMBALERT 是可选信号。如果禁止了 SMBus，则不能使用该信号。

17.3.2.1 开始和停止条件

所有的数据传输总是以起始位开始并以停止位结束。起始条件和停止条件都是在主模式下由软件控制产生。起始位（START）是指：在 SCL 为高时，SDA 线上出现一个从高到低的电平转换。停止位（STOP）是指在 SCL 为高时，SDA 线上出现一个从低到高的电平转换。如下图所示：

图 17-2 I²C 总线协议



17.3.2.2 时钟同步与仲裁

I²C 接口支持多主机仲裁，即两个主机可以同时空闲总线上开始传送数据，因此就必须通过一些机制来决定哪个主机获取总线的控制权，这一般是通过时钟同步和仲裁来完成的。

I²C 电路具有两个关键特点：

- SDA 和 SCL 为漏极开路结构，通过外部的上拉电阻实现了信号的“线与”逻辑；
- SDA 和 SCL 引脚在输出信号的同时还将引脚上的电平进行检测，检测是否与刚才输出一致。这为“时钟同步”和“总线仲裁”提供硬件基础。

I²C 设备对总线的操作是通过“把线路接地”来输出逻辑 0。基于 I²C 总线的特点，如果一设备发送逻辑 0，其他发送逻辑 1，那么线路看到的只有逻辑 0，所以线路上不可能出现电平冲突的现象。

总线的物理接法允许主设备往总线写数据的同时读取数据。这样两主设备争总线的时候发送逻辑 0 的并不知道竞争的发生，只有发送逻辑 1 的才会发现冲突（当写一个逻辑 1，却读到了 0）从而退出竞争。

时钟同步

SCL 线的高到低切换会使器件开始数它们的低电平周期，而且一旦器件的时钟变低电平，它会使 SCL 线保持这种状态直到到达时钟的高电平。但是，如果另一个时钟仍处于低电平周期，这个时钟的低到高切换不会改变 SCL 线的状态，因此，SCL 线被有最长低电平周期的器件保持低电平，此时，低电平周期短的器件会进入高电平的等待状态。

当所有有关的器件数完了它们的低电平周期后，时钟线被释放并且变成高电平，之后器件时钟和 SCL 线的状态没有差别，而且所有器件会开始数它们的高电平周期，首先完成高电平周期的器件会再次将 SCL 线拉低。

这样，产生的同步 SCL 时钟的低电平周期由低电平时钟周期最长的器件决定，而高电平周期由高电平时钟周期最短的器件决定。

仲裁

仲裁和同步一样，都是为了解决多主机情况下的总线控制冲突。仲裁的过程与从机无关。当两个主机在总线空闲的时候都产生了一个有效的起始位，这种情况就需要决定由哪个主机来完成数据传输，这就是仲裁的过程。

各个主控制器没有对总线实施控制的优先级别，都是由仲裁决定的。总线控制随即而定且逐位进行，他们遵循“低电平优先”的原则，即谁先发送低电平谁就会掌握对总线的控制权。在每一位的仲裁期间，当 SCL 为高时，每个主机都检查自己的 SDA 电平是否和自己发送的相同。理论上讲，如果两个主机所传输的内容完全相同，那么他们能够成功传输而不出现错误。如果一个主机发送高电平但检测到 SDA 电平为低，则认为自己仲裁失败并关闭自己的 SDA 输出驱动，而另一个主机则继续完成自己的传输。

17.3.2.3 I²C 数据通信流程

每个 I²C 设备都通过唯一的地址进行识别，根据设备功能，他们既可以是发送器也可作为接收器。

I²C 主机负责产生起始位和结束位来开始和结束一次传输，并且负责产生 SCL 时钟。

I²C 模块支持 7 位和 10 位的地址，用户可以通过软件配置 I²C 从机的地址。I²C 从机检测到 I²C 总线上的起始位之后，就开始从总线上接收地址，并把接收到的地址和自身的地址进行比较，一旦两个地址相同，I²C 从机将发送一个确认应答(ACK)，并响应总线的后续命令：发送或接受所要求的数据。此外，如果软件开启了广播呼叫，则 I²C 从机始终对一个广播地址(0x00)发送确认应答。

数据和地址按 8 位字节进行传输，高位在前。跟在起始条件后的 1 或 2 个字节是地址（7 位模式为 1 个字节，10 位模式为 2 个字节）。地址只在主模式发送。在一个字节传输的 8 个时钟后的第 9 个时钟期间，接收器必须回送一个应答位（ACK）给发送器。如图 17-2 I²C 总线协议所示。


软件可以开启或禁能应答（ACK），并可以设置 I²C 接口的地址（7 位、10 位地址或广播呼叫地址）。

17.3.2.4 I²C 从机发送模式

在从机模式下发送接收标记位 (I2C_STS2.TRF) 指示当前是处于接收器模式还是发送器模式。当在发送器模式下要发送数据到 I²C 总线, 软件应该按照下面的步骤操作:

1. 首先, 使能 I²C 外设时钟, 配置 I2C_CTRL1 中时钟相关寄存器, 确保输出正确的 I²C 时序。当这两步都完成以后, I²C 运行在从机模式下, 等待接收起始位和地址。
2. I²C 从机先收到一个起始位, 随后收到匹配的 7 位或 10 地址, I²C 硬件将 I2C_STS1.ADDRF 位 (接收到了地址并且和自身的地址匹配) 置 1, 软件应该定期查询此位或者中断监视此位, 发现置位后, 软件读 I2C_STS1 寄存器然后读 I2C_STS2 寄存器来清除 I2C_STS1.ADDRF 位。如果地址是 10 位格式, I²C 主机应该接着再产生一个 START 并发送一个地址头到 I²C 总线。从机在检测到 START 和紧接着的地址头之后会继续将 I2C_STS1.ADDRF 位置 1。软件继续通过读 I2C_STS1 寄存器和接着读 I2C_STS2 寄存器来第二次清除 I2C_STS1.ADDRF 位。
3. I²C 进入数据发送状态, 现在移位寄存器和数据寄存器 I2C_DAT 都是空, 所以硬件将 I2C_STS1.TXDATE (发送数据空) 位置 1。此时软件可以写入第一个字节数据到 I2C_DAT 寄存器, 但是, 因为写入 I2C_DAT 寄存器的字节被立即移入内部移位寄存器了, 所以 I2C_STS1.TXDATE 位并没有被清 0。当移位寄存器非空的时候, I²C 开始发送数据到 I²C 总线。
4. 第一个字节的发送期间, 软件写第二个字节到 I2C_DAT, 此时 I2C_DAT 寄存器和移位寄存器都不是空。I2C_STS1.TXDATE 位被清 0。
5. 第一个字节发送完成之后, I2C_STS1.TXDATE 再次被置起, 软件写第三个字节到 I2C_DAT, 同时 I2C_STS1.TXDATE 位被清 0。在此之后, 只要依然有数据待等待被发送且 I2C_STS1.TXDATE 被置 1, 软件都可以写入一个字节到 I2C_DAT 寄存器。
6. 倒数第二个字节发送期间, 软件写最后一个数据到 I2C_DAT 寄存器来清除 I2C_STS1.TXDATE 标志位, 之后就再也不用关心 I2C_STS1.TXDATE 的状态。I2C_STS1.TXDATE 位会在倒数第二个字节发送完成后置起, 直到检测到 STOP 结束位时被清 0。
7. 根据 I²C 协议, I²C 主机不会对接收到的最后一个字节发送应答, 所以在最后一个字节发送结束后, I²C 从机的 ACKFAIL 位 (应答出错) 会置起以通知软件发送结束。软件写 0 到 I2C_STS1.ACKFAIL 位可以清除此位。

图 17-3 从发送器传送序列



说明:

1. EV1: I2C_STS1.ADDRF = 1, 读 STS1 然后读 STS2 将清除该事件。
2. EV3-1: I2C_STS1.TXDATE=1, 移位寄存器空,数据寄存器空, 写 DAT。
3. EV3: I2C_STS1.TXDATE=1, 移位寄存器非空, 数据寄存器空, 写 DAT 将清除该事件。
4. EV3-2: I2C_STS1.ACKFAIL=1, 在 STS1 的 ACKFAIL 位写“0”可清除该事件。

注:

- a) EV1 和 EV3_1 事件拉长 SCL 低的时间, 直到对应的软件序列结束。
- b) EV3 的软件序列必须在当前字节传输结束之前完成。

17.3.2.5 I²C 从机接收模式


在从机模式下接收数据时, 软件应该按如下步骤操作:

1. 首先, 使能 I²C 外设时钟, 配置 I2C_CTRL1 中时钟相关寄存器, 确保输出正确的 I²C 时序。当这两步都完成以后, I²C 运行在从机模式下, 等待接收起始位和地址。
2. 在接收到 START 起始条件和匹配的 7 位或 10 地址之后, I²C 硬件将 I2C_STS1.ADDRF 位 (接收到了地址并且和自身的地址匹配) 置 1, 此位应该通过软件轮询或者中断来检测, 发现置起后, 软件通过先读 I2C_STS1 寄存器然后再读 I2C_STS2 寄存器来清除 I2C_STS1.ADDRF 位。一旦 I2C_STS1.ADDRF 位被清 0, I²C 从机就开始接收来自 I²C 总线的的数据。
3. 当接收到第一个字节后, I2C_STS1.RXDATNE 位 (接收数据非空) 被硬件置 1, 如果设置了 I2C_CTRL2.EVTINTEN 和 I2C_CTRL2.BUFINTEN 位, 则产生一个中断。软件应该通过轮询或者中断来检测该位, 一旦发现置起后, 软件可以读取 I2C_DAT 寄存器的第一个字节, 此时 I2C_STS1.RXDATNE 位被清 0。注意, 如果设置了 I2C_CTRL1.ACKEN 位, 则在接收到一个字节后, 从机应该产生一个应答脉冲。
4. 任何时候, 只要 I2C_STS1.RXDATNE 位被置 1, 软件均可以从 I2C_DAT 寄存器读取一个字节。当接

收到最后一个字节后，I2C_STS1.RXDATNE 被置 1，软件读取最后一个字节

5. 当从机检测到 I²C 总线上的停止位 (STOP) 后，将 I2C_STS1.STOPF 位置 1，如果设置了 I2C_CTRL2.EVTINTEN 位，则产生一个中断。软件通过先读 I2C_STS1 寄存器再写 I2C_CTRL1 寄存器来清除 I2C_STS1.STOPF 位 (见下图的 EV4)。

图 17-4 从机接收器传送序列



说明:

1. EV1: I2C_STS1.ADDRF = 1, 读 STS1 然后读 STS2 将清除该事件。
2. EV2: I2C_STS1.RXDATNE = 1, 读 DAT 将清除该事件。
3. EV4: I2C_STS1.STOPF = 1, 读 STS1 然后写 CTRL1 寄存器将清除该事件。

注:

- a) EV1 事件拉长 SCL 低的时间，直到对应的软件序列结束。
- b) EV2 的软件序列必须在当前字节传输结束之前完成。

17.3.2.6 I²C 主机发送模式

在主模式时，I²C 接口启动数据传输并产生时钟信号。串行数据传输总是以起始条件开始并以停止条件结束。当通过 START 位在总线上产生了起始条件，设备就进入了主模式。

在主机模式下发送数据到 I²C 总线时，软件应该按如下步骤操作：

1. 首先，使能 I²C 外设时钟，配置 I2C_CTRL1 中时钟相关寄存器，确保输出正确的 I²C 时序。当这两步都完成以后，I²C 默认运行在从机模式下，等待接收起始位和地址。
2. 当 BUSY=0 时，设置 I2C_CTRL1.STARTGEN 位为 1，I²C 接口将产生一个开始条件并切换至主模式 (I2C_STS2.MSMODE 位置位)。
3. 一旦发出开始条件，I²C 硬件将 I2C_STS1.STARTBF 位 (起始位标志) 置 1 然后进入主机模式，如果设置了 I2C_CTRL2.EVTINTEN 位，则会产生一个中断。接着软件读 I2C_STS1 寄存器然后写一个 7 位地址位或带有地址头的 10 位地址位到 I2C_DAT 寄存器来清除 I2C_STS1.STARTBF 位。

I2C_STS1.STARTBF 位被清 0 后 I²C 就开始发送地址或者地址头到 I²C 总线。

在 10 位地址模式时，发送一个头序列会产生以下事件：

- ◆ I2C_STS1.ADDR10F 位被硬件置位，如果设置了 I2C_CTRL2.EVTINTEN 位，则产生一个中断。然后主设备读 STS1 寄存器，再将第二个地址字节写入 DAT 寄存器。
- ◆ I2C_STS1.ADDRF 位被硬件置位，如果设置了 I2C_CTRL2.EVTINTEN 位，则产生一个中断。随后主设备读 STS1 寄存器，跟着读 STS2 寄存器

注：在发送器模式，主设备先发送头字节（11110xx0），然后发送从地址的低 8 位。（这里 xx 代表 10 位地址中的最高 2 位）。

在 7 位地址模式时，只需送出一个地址字节，一旦该地址字节被送出：

- ◆ ADDRFB 位被硬件置位，如果设置了 EVTINTEN 位，则产生一个中断。随后主设备等待一次读 STS1 寄存器，跟着读 STS2 寄存器。

注：在发送器模式，主设备发送从地址时置最低位为‘0’。

注：主机发送且为 7 位地址模式时，从机地址不能配置成 0xF0、0xF2、0xF4 或 0xF6。

4. 7 位或 10 位的地址位发送完成后，I²C 硬件将 I2C_STS1.ADDRF 位（地址已被发送）置 1，如果设置了 I2C_CTRL2.EVTINTEN 位，则产生一个中断，软件通过读 I2C_STS1 寄存器然后读 I2C_STS2 寄存器来清除 I2C_STS1.ADDRF


5. I²C 进入数据发送状态，因为移位寄存器和数据寄存器（I2C_DAT）都是空的，所以硬件将 I2C_STS1.TXDATE 位（发送数据空）置 1，接着软件写第一个字节数据到 I2C_DAT 寄存器，但是，因为写入 I2C_DAT 寄存器的字节被立即移入内部移位寄存器，所以 I2C_STS1.TXDATE 位此时不会被清零。一旦移位寄存器非空，I²C 就开始发送数据到总线。

6. 在第一个字节的发送过程中，软件写第二个字节到 I2C_DAT，此时 I2C_STS1.TXDATE 被清零。任何时候，只要还有数据等待被发送，且 I2C_STS1.TXDATE 位被置 1，软件都可以向 I2C_DAT 寄存器写入一个字节。

7. 在倒数第二个字节发送过程中，软件写入最后一个字节数据到 I2C_DAT 来清除 I2C_STS1.TXDATE 标志位，此后就不用关心 I2C_STS1.TXDATE 位的状态。I2C_STS1.TXDATE 位会在倒数第二个字节发送完成后被置起，直到发送停止位（STOP）时被清零。

8. 最后一个字节发送结束后，因为移位寄存器和 I2C_DAT 寄存器此时都为空，I²C 主机将 I2C_STS1.BSF 位（字节发送结束）置位，在清除 I2C_STS1.BSF 位之前 I²C 接口将保持 SCL 为低电平；读出 I2C_STS1 之后再写入 I2C_DAT 寄存器将清除 I2C_STS1.BSF 位。软件此时设置 I2C_CTRL1.STOPGEN 位产生一个停止条件，然后 I²C 接口将自动回到从模式（I2C_STS2.MSMODE 位清除）。

图 17-5 主发送器传送序列



说明:

1. EV5: I2C_STS1.STARTBF = 1, 读 STS1 然后将地址写如 DAT 寄存器将清除该事件。
2. EV6: I2C_STS1.ADDRF = 1, 读 STS1 然后读 STS2 将清除该事件。
3. EV8_1: I2C_STS1.TXDATE = 1, 移位寄存器空, 数据寄存器空, 写 DAT 寄存器。
4. EV8_2: I2C_STS1.TXDATE = 1, 移位寄存器非空, 数据寄存器空, 写 DAT 寄存器将清除该事件。
5. EV8_2: I2C_STS1.TXDATE = 1, I2C_STS1.BSF = 1, 请求设置停止位。这两个事件由硬件在产生停止条件时清除。
6. EV9: I2C_STS1.ADDR10F = 1, 读 STS1 然后写入 DAT 寄存器将清除该事件。

注: a) EV5、EV6、EV9、EV8_1 和 EV8_2 事件拉长 SCL 低的时间, 直到对应的软件序列结束。

b) EV8 的软件序列必须在当前字节传输结束之前完成。

c) 当 TXDATE 或 BSF 位置位时, 停止条件应安排在出现 EV8_2 事件时。

17.3.2.7 I²C 主机接收模式

在主机模式下从 I²C 总线接收数据软件应该按如下步骤操作:

1. 首先, 使能 I²C 外设时钟, 配置 I2C_CTRL1 中时钟相关寄存器, 确保输出正确的 I²C 时序。使能和配置以后, I²C 默认运行在从机模式下, 等待接收起始位和地址。
2. 当 BUSY=0 时, 设置 I2C_CTRL1.STARTGEN 位为 1, I²C 接口将产生一个开始条件并切换至主模式 (I2C_STS2.MSMODE 位置位),
3. 一旦发出开始条件, I²C 硬件将 I2C_STS1.STARTBF 位 (起始位标志) 置 1 然后进入主机模式, 如果设置了 I2C_CTRL2.EVTINTEN 位, 则会产生一个中断。接着软件读 I2C_STS1 寄存器然后写一个 7 位地址位或带有地址头的 10 位地址位到 I2C_DAT 寄存器来清除 I2C_STS1.STARTBF 位。I2C_STS1.STARTBF 位被清 0 后 I²C 就开始发送地址或者地址头到 I²C 总线。

在 10 位地址模式时, 发送一个头序列会产生以下事件:

- I2C_STS1.ADDR10F 位被硬件置位，如果设置了 I2C_CTRL2.EVTINTEN 位，则产生一个中断。然后主设备读 STS1 寄存器，再将第二个地址字节写入 DAT 寄存器。
- I2C_STS1.ADDRF 位被硬件置位，如果设置了 I2C_CTRL2.EVTINTEN 位，则产生一个中断。随后主设备读 STS1 寄存器，跟着读 STS2 寄存器。

注：在接收器模式，主设备先发送头字节（11110xx0），然后发送从地址的低 8 位，然后再重新发送一个开始条件，后面跟着头字节（11110xx1）（这里 xx 代表 10 位地址中的最高 2 位）。

在 7 位地址模式时，只需送出一个地址字节，一旦该地址字节被送出：


- I2C_STS1.ADDRF 位被硬件置位，如果设置了 I2C_CTRL2.EVTINTEN 位，则产生一个中断。随后主设备等待一次读 STS1 寄存器，跟着读 STS2 寄存器。

注：在接收器模式，主设备发送从地址时置最低位为‘1’。

4. 7 位或 10 位的地址位发送完成后，I²C 硬件将 I2C_STS1.ADDRF 位（地址已被发送）置 1，如果设置了 I2C_CTRL2.EVTINTEN 位，则产生一个中断，软件通过读 I2C_STS1 寄存器然后读 I2C_STS2 寄存器来清除 I2C_STS1.ADDRF，在发送地址和清除 I2C_STS1.ADDRF 之后，如果地址是 10 位格式，软件应该再次将 STARTGEN 位置 1 来重新产生一个 START(Sr)。在 START 产生后，I2C_STS1.STARTBF 位会被置 1。软件应该通过先读 I2C_STS1 然后写地址头到 I2C_DAT 来清除 I2C_STS1.STARTBF 位，然后地址头被发到 I²C 总线，ADDRF 再次被置 1。软件应该再次通过先读 I2C_STS1 然后读 I2C_STS2 来清除 I2C_STS1.ADDRF 位。
5. 在发送完地址和清除 I2C_STS1.ADDRF 之后，I²C 接口进入主机接收器模式。在此模式下，I²C 接口从 SDA 线接收数据字节，并通过内部移位寄存器送至 DAT 寄存器。一旦接收到第一个字节，硬件会将 I2C_STS1.RXDATNE 位（接收数据非空标志位）置 1，如果 ACKEN 位被置位，发出一个应答脉冲。此时软件可以从 I2C_DAT 寄存器读取第一个字节，之后 I2C_STS1.RXDATNE 位被清 0。此后，只要 I2C_STS1.RXDATNE 被置 1，软件就可以从 I2C_DAT 寄存器读取一个字节。
6. 主设备在从从设备接收到最后一个字节后发送一个 NACK。接收到 NACK 后，从设备释放对 SCL 和 SDA 线的控制；主设备就可以发送一个停止/重新起始条件。为了在收到最后一个字节后产生一个 NACK 脉冲，接收完倒数第二个字节(N-1)数据之后，软件应该立即清除 ACKEN 位。为了产生一个停止/重新起始条件，软件必须在读倒数第二个数据字节之后将 I2C_CTRL1.STOPGEN 位或者 I2C_CTRL1.STARTGEN 置 1，这一过程需要在最后一个字节接收完毕之前完成，以确保 NACK 发送给最后一个字节。
7. 最后一个字节接收完毕后，I2C_STS1.RXDATNE 位被置 1，软件可以读取最后一个字节。由于 I2C_CTRL1.ACKEN 已经在前一步骤中被清 0，I²C 不再为最后一个字节发送 ACK，并在最后一个字节发送完毕后产生一个 STOP 停止位。

注意：以上步骤要求字节数目 N>1，如果 N=1，步骤 6 应该在步骤 4 之后就执行，且需要在字节接收完成之前完成。

图 17-6 主接收器传送序列图



说明:

1. EV5: I2C_STS1.STARTBF=1, 读 STS1 然后将地址写入 DAT 寄存器清除该事件。
2. EV6: I2C_STS1.ADDRF=1, 读 STS1 然后读 STS2 将清除该事件。在 10 位主接收模式下, 该事件后应设置 CTRL1 的 STARTGEN=1。
3. EV6_1: 没有对应的事件标志, 至适于接收 1 个字节的情况。恰好在 EV6 之后 (即清除了 ADDRf 之后), 要清除响应和停止条件的产生位。
4. EV7: I2C_STS1.RXDATNE=1, 读 DAT 寄存器消除该事件。
5. EV7_1: I2C_STS1.RXDATNE =1, 读 DAT 寄存器清除该事件。设置 I2C_CTRL1.ACKEN=0 和 I2C_CTRL1.STOPGEN=1。
6. EV9: I2C_STS1.ADDR10F=1, 读 STS1 然后写入 DAT 寄存器将清除该事件。

注:

- a) 如果收到一个单独的字节, 则是NA。
- b) EV5、EV6 和EV9事件拉长SCL低电平, 直到对应的软件序列结束。
- c) EV7的软件序列必须在当前字节传输结束前完成。
- d) EV6_1或EV7_1的软件序列必须在当前传输字节的ACK脉冲之前完成。

17.3.3 错误条件

I²C 的错误主要有总线错误、应答错误、仲裁丢失、过载/欠载错误。这些错误都可能造成通讯的失败。

17.3.3.1 应答错误 (ACKFAIL)

当接口检测到应答位与期望不符时, 将产生应答错误。此时 I2C_STS1.ACKFAIL 被置位, 如果设置了 I2C_CTRL2.ERRINTEN 位, 则产生一个中断。当发送器接收到一个 NACK 时, 必须复位通讯: 如果处于从模式, 硬件会释放总线。如果是处于主模式, 软件必须生产一个停止条件。

17.3.3.2 总线错误 (BUSERR)

在一个地址或数据字节传输期间,当 I²C 接口检测到一个外部的停止或起始条件则产生总线错误, I2C_STS1.BUSERR 被置位。如果设置了 I2C_CTRL2.ERRINTEN 位为“1”, 则产生一个中断。

在主模式情况下, 硬件不释放总线, 同时不影响当前的传输状态。此时由软件决定是否要中止当前的传输。

在从模式情况下, 数据被丢弃, 硬件释放总线。此时有两种情况: 如果检测到错误的开始条件, 从设备认为是一个重启动, 并等待地址或停止条件。如果检测到错误的停止条件, 从设备按正常的停止条件操作, 同时硬件释放总线。

17.3.3.3 仲裁丢失 (ARLOST)

当 I²C 接口检测到仲裁丢失时产生仲裁丢失错误, 硬件释放总线, I2C_STS1.ARLOST 位被置位。如果设置了 I2C_CTRL2.ERRINTEN 位为“1”, 则产生一个中断。

I²C 接口自动回到从模式 (I2C_STS2.MSMODE 位被清除)。当 I²C 接口丢失了仲裁, 则它无法在同一个传输中响应它的从地址, 但它可以在赢得总线的主设备重新发送起始条件之后响应。

17.3.3.4 过载/欠载错误 (OVERRUN)

在从机接收模式下, 如果禁止时钟延长, 容易发生过载/欠载错误。

当它已经接收到一个字节 (I2C_STS1.RXDATNE=1), 但在 DAT 寄存器中前一个字节数据还没有被读出, 则发生过载错误, 数据寄存器最后接收的数据被丢弃; 同时软件应清除 I2C_STS1.RXDATNE 位, 发送器重新发送最后一次发送的字节。

在从机发送模式下, 如果禁止时钟延长, 在当前字节已经发送完成, 而 DAT 仍然为空 (I2C_STS1.TXDATE=1), 则发生欠载错误。此时, 在 DAT 寄存器中的前一个字节将被重复发出; 用户应该确定在发生欠载错时, 接收端应丢弃重复接收到的数据。发送端应按 I²C 总线标准在规定的更新 I2C_DAT 寄存器。

在发送第一个字节时, 必须在清除 I2C_STS1.ADDRF 之后并且第一个 SCL 上升沿之前写入 I2C_DAT 寄存器; 如果不能做到这点, 则接收方应该丢弃第一个数据。

17.3.4 DMA 应用

在传输时, 当数据寄存器为空或满时, 能够生成 DMA 请求。DMA 能够写数据到 I²C 数据寄存器, 或从 I²C 数据寄存器读出数据以减少 CPU 的开销。

DMA 请求必须在当前字节传输结束之前被响应。当相应 DMA 通道设置的数据传输已经完成时, DMA 控制器发送传输结束信号 EOT 到 I²C 接口, 并且在中断使能时产生一个中断。

在主机发送模式, 在 EOT 中断服务程序中, 需禁止 DMA 请求, 然后在等到 I2C_STS1.BSF 事件后设置停止条件。

在主机接收模式, 当要接收的数据数目大于或等于 2 时, DMA 控制器发送一个硬件信号 EOT_1, 它对应 DMA 传输 (字节数-1)。如果设置了 I2C_CTRL2.DMALAST 位, 硬件在发送完 EOT_1 后的下一个字节, 将自动发送 NACK。在中断允许的情况下, 用户可以在 DMA 传输完成的中断服务程序中产生一个停止条件。

17.3.4.1 发送流程

DMA 模式通过设置 I2C_CTRL2.DMAEN 位使能。只要 I2C_STS1.TXDATE 位被置位, 数据将由 DMA 从预置的存储区装载进 I2C_DAT 寄存器。设置 DMA 通道进行 I²C 发送, 须执行以下步骤 (x 是通道号):

1. 在 DMA_PADDR_x 寄存器中设置 I2C_DAT 寄存器地址。数据将在每个 I2C_STS1.TXDATE 事件后从存储器传送到这个地址。
2. 在 DMA_MADDR_x 寄存器中设置存储器地址。数据在每个 I2C_STS1.TXDATE 事件后从这个存储区传送到 I2C_DAT。
3. 在 DMA_TXNUM_x 寄存器中设置所需传输的字节数。在每个 I2C_STS1.TXDATE 事件后，此值递减，直到 0。
4. 利用 DMA_CHCFG_x 寄存器中的 PRIOLVL[1:0]位配置通道优先级。
5. 设置 DMA_CHCFG_x 寄存器中的 DIR 位，并根据应用要求可以配置在整个传输完成一半或全部完成时发出中断请求。
6. 通过设置 DMA_CHCFG_x 寄存器上的 CHEN 位激活通道。
7. 当 DMA 控制器中设置的数据传输数目已经完成时，DMA 控制器给 I²C 接口发送一个传输结束的 EOT/EOT_1 信号。在中断允许的情况下，将产生一个 DMA 中断。

注：如果使用 DMA 进行发送时，不要设置 I2C_CTRL2.BUFINTEN 位。

17.3.4.2 接收流程

DMA 模式通过设置 I2C_CTRL2.DMAEN 位使能。每次接收到数据字节时，将由 DMA 把 I2C_DAT 寄存器的数据传送到设置的存储区。设置 DMA 通道进行 I2C 接收，须执行以下步骤（x 是通道号）

1. 在 DMA_PADDR_x 寄存器中设置 I2C_DAT 寄存器的地址。数据将在每次 I2C_STS1.RXDATNE 事件后从此地址传送到存储区。
2. 在 DMA_MADDR_x 寄存器中设置存储区地址。数据将在每次 I2C_STS1.RXDATNE 事件后从 I2C_DAT 寄存器传送到此存储区。
3. 在 DMA_TXNUM_x 寄存器中设置所需的传输字节数。在每个 I2C_STS1.RXDATNE 事件后，此值递减，直到 0。
4. 用 DMA_CHCFG_x 寄存器中的 PRIOLVL[1:0]配置通道优先级。
5. 清除 DMA_CHCFG_x 寄存器中的 DIR 位，根据应用要求可以设置在数据传输完成一半或全部完成时发出中断请求。
6. 设置 DMA_CHCFG_x 寄存器中的 CHEN 位激活该通道。
7. 当 DMA 控制器中设置的数据传输数目已经完成时，DMA 控制器给 I2C 接口发送一个传输结束的 EOT/EOT_1 信号。在中断允许的情况下，将产生一个 DMA 中断。

注：如果使用 DMA 进行接收时，不要设置 I2C_CTRL2.BUFINTEN 位。

17.3.5 包错误校验 (PEC)

将 I2C_CTRL1.PECEN 位置 1 就可以使能 PEC 功能，PEC 使用 CRC-8 算法对包括地址和读/写位在内所有信息字节进行计算，从而提高通信的可靠性。包错误校验 (PEC) 计算器使用的 CRC-8 多项式为 $C(x) = x^8 + x^2 + x + 1$ 。

在发送模式时，软件可以在最后一个 I2C_STS1.TXDATE 事件时设置 I2C_CTRL1.PEC 传输位，PEC 将在最后一个字节后被发送。在接收模式时，软件在最后一个 I2C_STS1.RXDATNE 事件之后设置 I2C_CTRL1.PEC

位，然后接收 PEC 字节，并将接收到的 PEC 字节与内部计算的 PEC 值进行比较。如果不等于内部计算的 PEC，接收器发送一个 NACK。如果是主机接收器模式，不管校对的结果如何，PEC 后都将发送 NACK。需要注意，I2C_CTRL1.PEC 位必须在接收当前字节的 ACK 脉冲之前设置。

如果 DMA 和 PEC 计算器都被激活，I²C 将自动发送或者检查 PEC 值。

在发送模式时，当 I²C 接口从 DMA 控制器处接收到 EOT 信号时，它在最后一个字节后自动发送 PEC。在接收模式时，当 I²C 接口从 DMA 处接收到一个 EOT_1 信号时，它将自动把下一个字节作为 PEC，并且和内部计算的 PEC 进行比较。在接收到 PEC 后产生一个 DMA 请求。

为了允许中间 PEC 传输，I2C_CTRL2.DMALAST 位用于判别是否真是最后一个 DMA 传输。如果确实是最后一个主接收器的 DMA 请求，在接收到最后一个字节后自动发送 NACK。

当仲裁丢失的时候，PEC 计算失效。

17.3.6 SMBus

17.3.6.1 介绍

系统管理总线（System Management Bus，简称为 SMBus 或 SMB）是一种结构简单的单端双线制总线。通过它，各设备之间以及设备与系统的其他部分之间可以互相通信。SMBus 是 I2C 的一种衍生总线形式，为系统和电源管理相关的任务提供一条控制总线。SMBus 基于 I2C 通信标准，是一个与系统管理和电源管理相关的控制总线。想要了解更多信息，请参考 SMBus 规范 V2.0(<http://smbus.org/specs/>)。

SMBus 有三类设备标准：

- 主设备：发送命令、产生时钟和终止发送设备；
- 从设备：接收或响应命令设备；
- 主机：一个系统仅有一个主机，它提供与系统 CPU 的主接口。主机具有主-从机功能并必须支持 SMBus 提醒协议。

SMBus 与 I2C 的相似点：

- 总线协议都是两条线（一个时钟线 SCL 和一个数据线 SDA），再加一条可选的 SMBus 提醒线；
- 数据格式相似，SMBus 数据格式类似于 I2C 的 7 位地址格式（见图 17-2）；
- 都是主-从通信模式，且主设备提供时钟；
- 都支持多主机功能；

SMBus 和 I2C 的不同点：

表 17-1 SMBus 与 I²C 的比较

SMBus	I ² C
最大传输速度 100KHz	最大传输速度 1MHz
最小传输速度 10KHz	无最小传输速度
35ms 时钟低超时	无时钟超时
固定逻辑电平	逻辑电平由 VDD 决定
不同的地址类型(保留的, 动态的等)	7 位、10 位和广播呼叫从地址类型
不同的总线协议(快速命令, 处理呼叫等)	无总线协议

17.3.6.2 SMBus 用途

SMBus 利用系统管理总线，可实现轻量级的通信需求。一般来说，SMBus 最常见于计算机主板，主要用于电源传输 ON/OFF 指令的通信，为系统和电源管理相关的任务提供控制总线。

17.3.6.3 设备标识

在 SMBus 中，任意一个设备作为从设备时都有一个地址，叫从地址。

为了给每一个设备分配地址，必须有一个唯一的设备标识（UDID）分配给设备。

17.3.6.4 总线协议

SMBus 技术规范包括 8 个总线协议。想要了解关于 SMBus 的详细信息和地址类型请参考 SMBus 技术规范 V2.0(<http://smbus.org/specs/>)。用户可以决定使用哪些协议。

SMBus 上每个报文交互都遵从 SMBus 协议中预定义的格式。SMBus 是 I2C 规范中数据传输格式的子集。只要 I2C 设备可通过 SMBus 协议之一进行访问，便视为兼容 SMBus 规范。

注：SMBus 不支持 Quick command 协议。

17.3.6.5 地址解析协议 (ARP)

通过 SMBus 协议动态分配新的唯一地址给每个从设备来解决地址冲突，这是地址解析协议（ARP）。地址解析协议具有一下特性：

任何一个 SMBus 主设备都可以遍历总线；

使用 SMBus 物理层仲裁机制分配地址。当设备维持供电期间，分配的地址保持不变，协议也允许再断电后保留其地址。

地址分配之后，没有额外的 SMBus 打包开销（访问分配地址的设备与访问固定地址的设备所用的时间是一样的）。

17.3.6.6 超时错误

SMBus 有一种超时特性：假如某个通信耗时太久，便会自动复位设备。这就是为什么 SMBus 有最小传输速率的要求——为了防止超时时长时间锁死总线。I²C 在本质上可以视为一个“直流”总线，也就是说当主机正在访问从机的时候，假如从机正在执行一些子程序无法及时响应，从机可以拉住主机的时钟。这样便可以提醒主机：从机正忙，但并不想放弃当前的通信。从机的当前任务结束之后，将可以继续 I²C 会话。I²C 总线协议中并没有限制这个延时的上限，但在 SMBus 系统中，这个时间被限定为 35ms。按照 SMBus 协议的假定，如果某个会话耗时太久，就意味着总线出了问题，此时所有设备都应当复位以消除这种（问题）状态。这样就不允许从设备将时钟拉低太长时间。I2C_ST_{S1}.TIMOUT 位表明了这个特性的状态。

17.3.6.7 SMBus 提醒模式

SMBus 提供了一个可选的中断信号 SMBALERT（与 SCL 和 SDA 一样，是一种有线与信号），设备使用该信号来扩展其控制能力，但需要牺牲一个引脚。SMBALERT 通常和 SMBus 广播呼叫地址结合使用。关于 SMBus 的消息有 2 个字节。

仅具有从机功能的设备可以设置 I2C_CTRL1.SMBALERT 位以指示它要与主机通信。主机处理该中断并通过提醒响应地址 ARA（Alert Response Address，地址值为 0001100x）访问所有 SMBALERT 设备。只有那些将 SMBALERT 拉低的设备能应答 ARA。此状态是由 I2C_ST_{S1}.SMBALERT 来标识的。从发送设备提供的 7 位设备地址被放在字节的 7 个最高位上，第八个位可以是‘0’或‘1’。

当多个设备的 SMBALERT 为低时，在地址传输过程中，最高优先级（地址越小优先级越高）可以通过标

准仲裁赢得总线通信。如果确认从机地址，则设备的 SMBALERT 不再为低。如果报文传输完毕，设备的 SMBALERT 仍为低，表示主机将再次读取 ARA。没有采用 SMBALERT 信号时主机可以定期访问 ARA。

17.3.6.8 SMBus 通信流程

SMBus 的通讯流程和标准 I²C 的流程相似。如果要使用 SMBus 模式，还需要在程序中配置 SMBus 特定寄存器、并响应 SMBus 特定标志位、实现在 SMBus 手册中介绍的上层协议。

1. 首先，设置 I2C_CTRL1.SMBMODE 位；并按照应用要求配置 I2C_CTRL1.SMBTYPE 和 I2C_CTRL1.ARPEN 位。如果 I2C_CTRL1.ARPEN=1 且 I2C_CTRL1.SMBTYPE=0，使用 SMB 设备默认地址；如果 I2C_CTRL1.ARPEN=1 且 I2C_CTRL1.SMBTYPE=1，使用 SMB 主设备头字段。
2. 为了支持 ARP 协议（I2C_CTRL1.ARPEN=1），在 SMBus 主机模式下（I2C_CTRL1.SMBTYPE=1），软件需要响应标志位 I2C_STS2.SMBHADDR（在 SMBus 从机模式下，响应 I2C_STS2.SMBDADDR 标志位），并实现 ARP 协议中的功能。
3. 为了支持 SMBus 警告模式，软件应该响应 I2C_STS1.SMBALERT 标志位，并实现相应的功能。

17.4 调试模式

当微控制器进入调试模式（Cortex[®]-M0 核心处于停止状态）时，根据 PWR 模块中的 DBG_CTRL.I2CxTIMOUT 配置位，SMBUS 超时控制或者继续正常工作或者可以停止。详见 3.3.2 节。

17.5 中断请求

下表列出了所有的 I²C 中断请求：

表 17-2 I²C 中断请求

中断函数	中断事件	事件标志	设置控制位
I2C 全局中断	起始位已发送 (主)	STARTBF	EVTINTEN
	地址已发送 (主) 或地址匹配 (从)	ADDRF	
	10 位头地址已发送 (主)	ADDR10F	
	收到停止位 (从)	STOPF	
	数据字节传输完成	BSF	EVTINTEN 和 BUFINTEN
	接收缓冲区非空	RXDATNE	
	发送缓冲区为空	TXDATE	ERRINTEN
	总线错误	BUSERR	
	仲裁丢失 (主)	ARLOST	
	应答失败	ACKFAIL	
	过载/欠载	OVERRUN	
	PEC 错误	PECERR	
	超时/Tlow 错误	TIMOUT	
	SMBus 提醒	SMBALERT	

注：1. STARTBF, ADDRf, ADDR10F, STOPF, BSF, RXDATNE 和 TXDATE 通过逻辑或汇到同一个中断通道中。

2. BUSERR、ARLOST、ACKFAIL、OVERRUN、PECERR、TIMOUT 和 SMBALERT 通过逻辑或汇到同一个中断通道中。

3. 事件中断和错误中断通过逻辑或汇到全局中断通道中。

17.6 I²C 寄存器描述

可以用半字（16 位）或字（32 位）的方式操作这些外设寄存器。

17.6.1 I²C 寄存器总览

表 17-3 I²C 寄存器总览

Offset	Register	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
000h	I2C_CTRL1	Reserved																SWRESET	Reserved	SMBALERT	PEC	ACKPOS	ACKEN	STOPGEN	STARTGEN	NOEXTEND	GCEN	PECEN	ARPEN	SMBTYPE	Reserved	SMBMODE	EN
	Reset Value	0																0		0	0	0	0	0	0	0	0	0	0	0	0	0	0
004h	I2C_CTRL2	Reserved																		DMALAST	DMAEN	BUFINTEN	EVINTEN	ERRINTEN	Reserved	CLKFREQ[5:0]							
	Reset Value	0																		0	0	0	0	0		0	0	0	0	0	0	0	
008h	I2C_OADDR1	Reserved																ADDRMODE	Reserved	Reserved					ADDR[9:8]	ADDR[7:1]					ADDR0		
	Reset Value	0																0						0	0	0	0	0	0	0	0	0	0
00Ch	I2C_OADDR2	Reserved																Reserved					ADDR2[7:1]					DUALEN					
	Reset Value	0																					0	0	0	0	0	0	0	0	0	0	
010h	I2C_DAT	Reserved																DATA[7:0]															
	Reset Value	0																0	0	0	0	0	0	0	0	0	0	0					
014h	I2C_STS1	Reserved																SMBALERT	TIMOUT	Reserved	PECERR	OVERRUN	ACKFAIL	ARLOST	BUSERR	TXDATE	RXDATNE	Reserved	STOPF	ADDR10F	BSF	ADDRF	STARTBF
	Reset Value	0																0	0		0	0	0	0	0	0	0	0	0	0	0	0	
018h	I2C_STS2	Reserved																PECVAL[7:0]					DUALFLAG	SMBHADDR	SMBDADDR	GCALLADD	Reserved	TRF	BUSY	MSMODE			
	Reset Value	0																0	0	0	0	0	0	0	0	0	0	0	0	0	0		
01Ch	I2C_CLKCTRL	Reserved																FSMODE	DUTY	Reserved	CLKCTRL[11:0]												
	Reset Value	0																0	0		0	0	0	0	0	0	0	0	0	0	0		
020h	I2C_TMRISE	Reserved																TMRISE[5:0]															
	Reset Value	0																0	0	0	0	0	0	0	0								

17.6.2 I²C 控制寄存器 1 (I2C_CTRL1)

地址偏移：0x00

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SW RESET	Reserved	SMB ALERT	PEC	ACK POS	ACKEN	STOP GEN	START GEN	NO EXTEND	GCEN	PECEN	ARPEN	SMB TYPE	Reserved	SMB MODE	EN
rw		rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw		rw	rw

位域	名称	描述
15	SWRESET	软件复位 (Software reset)

位域	名称	描述
		在复位该位前确认 I ² C 的引脚被释放，总线是空的。 0: I ² C 模块不处于复位状态； 1: I ² C 模块处于复位状态。 <i>注：该位可以用于 I2C_STS2.BUSY 位为‘1’，在总线上又没有检测到停止条件时。</i>
14	Reserved	保留，必须保持复位值
13	SMBALERT	SMBus提醒（SMBus alert） 软件可以设置或清除该位；当I2C_CTRL1.EN=0时，由硬件清除。 0: 释放SMBAlert引脚使其变高。提醒响应地址头紧跟在NACK信号后面； 1: 驱动 SMBAlert 引脚使其变低。提醒响应地址头紧跟在 ACK 信号后面。
12	PEC	数据包出错检测（Packet error checking） 软件可以设置或清除该位；当传送完PEC后或检测到起始或停止条件时或当I2C_CTRL1.EN=0时，硬件均会将其清除。 0: 无 PEC 传输 1: PEC传输 <i>注：仲裁丢失时，PEC 的计算失效。</i>
11	ACKPOS	应答/PEC位置（用于数据接收）（Acknowledge/PEC Position（for data reception）） 软件可以设置或清除该位，或当I2C_CTRL1.EN=0时，由硬件清除。 0: I2C_CTRL1.ACKEN 位决定是否向当前正在接收的字节发送ACK；I2C_CTRL1.PEC 位表示当前移位寄存器中的字节为 PEC。 1: I2C_CTRL1.ACKEN 位决定是否向下一个接收到的字节发送ACK；I2C_CTRL1.PEC 位指示移位寄存器中接收到的下一个字节是 PEC。 <i>注：ACKPOS位只能用在2字节的接收配置中，必须在接收数据之前配置。</i> 为了NACK第2个字节，I2C_CTRL1.ACKEN 位必须在 I2C_STS1.ADDRF 位清零后清零。 为了检测第 2 个字节的 PEC，必须在配置 ACKPOS 位之后，扩展 ADDR 事件时设置 I2C_CTRL1.PEC 位。
10	ACKEN	应答使能（Acknowledge enable） 软件可以设置或清除该位，或当I2C_CTRL1.EN=0时，由硬件清除。 0: 无应答返回； 1: 在接收到一个字节后返回一个应答（匹配的地址或数据）。
9	STOPGEN	停止条件产生（Stop generation） 软件可以设置或清除该位；或当检测到停止条件时，由硬件清除；当检测到SMBus超时错误时，硬件将其置位。 在主模式下： 0: 无停止条件产生； 1: 在当前字节传输或在当前起始条件发出后产生停止条件。 在从模式下： 0: 无停止条件产生； 1: 在当前字节传输或释放SCL和SDA线。 <i>注：当设置了STOPGEN、STARTGEN 或 PEC 位，在硬件清除这个位之前，软件不要执行任何对 I2C_CTRL1 的写操作；否则有可能会第 2 次设置STOPGEN、STARTGEN 或 PEC 位。</i>
8	STARTGEN	起始条件产生（Start generation） 软件可以设置或清除该位，当起始条件发出后或I2C_CTRL1.EN=0时，由硬件清除。 0: 无起始条件产生；

位域	名称	描述
		1: 产生起始条件。
7	NOEXTEND	禁止时钟延长（从模式）（Clock stretching disable（Slave mode）） 该位决定在从机模式下数据未就绪（I2C_STS1.ADDRF 或 I2C_STS1.BSF 标志置位）时是否拉低 SCL。通过软件复位清零。 0: 允许时钟延长； 1: 禁止时钟延长。
6	GCEN	广播呼叫使能（General call enable） 0: 禁止广播呼叫。不应答(NACK)地址 00h； 1: 允许广播呼叫。以应答(ACK)地址 00h。
5	PECEN	PEC使能（PEC enable） 0: 禁止PEC模式； 1: 开启 PEC 模式。
4	ARPEN	ARP使能（ARP enable） 0: 禁止ARP； 1: 使能ARP。 如果I2C_CTRL1.SMBTYPE=0，使用SMBus设备的默认地址。 如果 I2C_CTRL1.SMBTYPE=1，使用 SMBus 的主地址。
3	SMBTYPE	SMBus类型（SMBus type） 0: SMBus设备； 1: SMBus 主机。
2	Reserved	保留，必须保持复位值
1	SMBMODE	SMBus模式（SMBus mode） 0: I2C模式； 1: SMBus 模式。
0	EN	I ² C模块使能（Peripheral enable） 0: 禁用I ² C模块； 1: 启用I ² C模块。 <i>注：如果清除该位时通讯正在进行，在当前通讯结束后，I2C 模块被禁用并返回空闲状态。由于在通讯结束后发生EN=0，所有的位被清除。在主模式下，通讯结束之前，绝不能清除该位。</i>

17.6.3 I²C 控制寄存器 2 (I2C_CTRL2)

地址偏移：0x04

复位值：0x0000

15	13	12	11	10	9	8	7	6	5	0
Reserved		DMA LAST	DMA EN	BUFINT EN	EVTINT EN	ERRINT EN	Reserved			CLKFREQ[5:0]
		rw	rw	rw	rw	rw				rw


位域	名称	描述
15:13	Reserved	保留，必须保持复位值
12	DMALAST	DMA最后一次传输（DMA last transfer） 0: 下一次DMA的EOT不是最后的传输；

位域	名称	描述
		1: 下一次DMA的EOT是最后的传输。 <i>注: 该位在主接收模式使用, 使得在最后一次接收数据时可以产生一个NACK。</i>
11	DMAEN	DMA请求使能 (DMA requests enable) 0: 禁止DMA请求; 1: 使能 DMA 请求。
10	BUFINTEN	缓冲器中断使能 (Buffer interrupt enable) 0: 当 I2C_STS1.TXDATE=1 或 I2C_STS1.RXDATNE=1 时, 不产生任何中断; 1: 当 I2C_STS1.TXDATE=1 或 I2C_STS1.RXDATNE=1 时 (I2C_CTRL2.EVTINTEN=1), 产生事件中断 (不管 DMAEN 是何种状态)。
9	EVTINTEN	事件中断使能 (Event interrupt enable) 0: 禁止事件中断 1: 允许事件中断 在下列条件下, 将产生该中断: I2C_STS1.STARTBF = 1 (主模式) I2C_STS1.ADDRF = 1 (主/从模式) I2C_STS1.ADD10F = 1 (主模式) I2C_STS1.STOPF = 1 (从模式) I2C_STS1.BSF = 1, 但是没有I2C_STS1.TXDATE或I2C_STS1.RXDATNE事件 如果I2C_STS1.BUFINTEN = 1, I2C_STS1.TXDATE标志为1 如果 I2C_STS1.BUFINTEN = 1, I2C_STS1.RXDATNE 标志为 1
8	ERRINTEN	出错中断使能 (Error interrupt enable) 0: 禁止出错中断; 1: 允许出错中断。 在下列条件下, 将产生该中断: I2C_STS1.BUSERR = 1 I2C_STS1.ARLOST = 1 I2C_STS1.ACKFAIL = 1 I2C_STS1.OVERRUN = 1 I2C_STS1.PECERR = 1 I2C_STS1.TIMOUT = 1 I2C_STS1.SMBALERT = 1
7:6	Reserved	保留, 必须保持复位值
5:0	CLKFREQ[5:0]	I ² C模块时钟频率 (Peripheral clock frequency) CLKFREQ[5:0] 应该为APB1时钟频率以产生正确的时序: 000000: 禁用 000001: 禁用 000010: 2MHz 000011: 3MHz ... 110000: 48MHz 110001~111111: 禁用。

17.6.4 I²C 自身地址寄存器 1 (I2C_OADDR1)

地址偏移：0x08

复位值：0x0000




位域	名称	描述
15	ADDRMODE	寻址模式（从模式）（Addressing mode（slave mode）） 0：7位从地址（不响应10位地址）； 1：10位从地址（不响应7位地址）。
14	Reserved	必须始终由软件保持为‘1’。
13:10	Reserved	保留，必须保持复位值
9:8	ADDR[9:8]	接口地址（Interface address） 地址的 9~8 位。 <i>注：7 位地址模式时不用关心</i>
7:1	ADDR[7:1]	接口地址（Interface address） 地址的 7~1 位。
0	ADDR0	接口地址（Interface address） 地址第 0 位。 <i>注：7 位地址模式时不用关心</i>

17.6.5 I²C 自身地址寄存器 2 (I2C_OADDR2)

地址偏移：0x0C

复位值：0x0000




位域	名称	描述
15:8	Reserved	保留，必须保持复位值
7:1	ADDR2[7:1]	接口地址（Interface address） 在双地址模式下地址的 7~1 位。
0	DUALEN	双地址模式使能位（Dual addressing mode enable） 0：不使能双地址模式，只有OADDR1被识别； 1：使能双地址模式，OADDR1和OADDR2都被识别。 <i>注：仅7位地址模式有效</i>

17.6.6 I²C 数据寄存器 (I2C_DAT)

地址偏移：0x10

复位值：0x0000




位域	名称	描述
15:8	Reserved	保留，必须保持复位值
7:0	DATA[7:0]	8位数据寄存器（8-bit data register） 发送或接收数据 注意：从模式下。地址不会被拷贝到数据寄存器 注意：如果 I2C_STS1.TXDATE = 0，数据仍然会被写入数据寄存器 注意：如果在处理 ACK 时，发生了 ARLOST 事件，接收到的字节不会被拷贝到数据寄存器，因此不能读到它。

17.6.7 I²C 状态寄存器 1 (I2C_STS1)

地址偏移：0x14

复位值：0x0000



位域	名称	描述
15	SMBALERT	SMBus提醒（SMBus alert） 该位由软件写‘0’清除，或在I2C_CTRL1.EN=0时由硬件清除。 0：无SMBus提醒（主模式）或没有SMBAlert响应地址头序列（从模式）； 1：在引脚上产生 SMBAlert 提醒事件（主模式）或收到 SMBAlert 响应地址（从模式）；
14	TIMOUT	超时或Tlow错误（Timeout or Tlow error） 该位由软件写‘0’清除，或在I2C_CTRL1.EN=0=0时由硬件清除。 0：无超时错误； 1：超时错误发生； 错误情形： <ul style="list-style-type: none"> ■ SCL 处于低已达达到 25ms (Timeout); ■ 主机的低电平累积时钟扩展时间超过 10ms (Tlow:mext); ■ 从设备的低电平累积时钟扩展时间超过 25ms (Tlow:sext); 从模式超时：从设备复位通讯，硬件释放总线。 主模式超时：硬件发出停止条件。
13	Reserved	保留，必须保持复位值
12	PECERR	在接收时发生PEC错误（PEC Error in reception） 该位由软件写‘0’清除，或在I2C_CTRL1.EN=0时由硬件清除。 0：无 PEC 错误：接收到 PEC 后接收器返回 ACK（如果 I2C_CTRL1.ACKEN=1） 1：PEC 错误：接收到 PEC 后接收器返回 NACK（不管 I2C_CTRL1.ACKEN 是否置位）
11	OVERRUN	过载/欠载（Overrun/Underrun） 该位由软件写‘0’清除，或在I2C_CTRL1.EN=0时由硬件清除。


位域	名称	描述
		0: 无过载/欠载; 1: 出现过载/欠载。 当I2C_CTRL1.NOEXTEND=1时, 在从模式下该位被硬件置位。同时: 在接收模式中当接收到一个新的字节时, 如果数据寄存器里的内容还未被读出, 则发生过载错误, 新接收的字节将会丢失。 在发送模式中要发送一个新的字节时, 却没有新的数据写入数寄存器, 将发生欠载错误, 同样的数据将会被发送两次。
10	ACKFAIL	应答失败 (Acknowledge failure) 该位由软件写'0'清除, 或在I2C_CTRL1.EN=0时由硬件清除。 0: 没有应答失败; 1: 应答失败。
9	ARLOST	仲裁丢失 (主模式) 该位由软件写'0'清除, 或在I2C_CTRL1.EN=0时由硬件清除。 0: 没有仲裁丢失; 1: 仲裁丢失。 当接口失去对总线的控制时, 硬件将置该位为'1'。在ARLOST事件之后, I ² C接口自动切换回从模式(I2C_STS2.MSMODE=0)。 <i>注: 在SMBUS模式下, 在从模式下对数据的仲裁仅仅发生在数据阶段, 或应答传输区间 (不包括地址的应答)。</i>
8	BUSERR	总线错误 (Bus error) 该位由软件写'0'清除, 或在I2C_CTRL1.EN=0时由硬件清除。 0: 无起始或停止条件出错; 1: 起始或停止条件出错。
7	TXDATE	数据寄存器为空 (发送时) 软件写数据到DAT寄存器可清除该位; 或在发生一个起始或停止条件后, 或当I2C_CTRL1.EN=0时由硬件自动清除。 0: 数据寄存器非空; 1: 数据寄存器空。 在发送数据时, 数据寄存器为空时该位被置'1', 在发送地址阶段不设置该位。 如果收到一个NACK, 或下一个要发送的字节是PEC (I2C_CTRL1.PEC=1), 该位不被置位。 <i>注: 在写入第1个要发送的数据后, 或设置了BSF时写入数据, 都不能清除TXDATE位, 这是因为数据寄存器仍然为空。</i>
6	RXDATNE	数据寄存器非空 (接收时) 软件对数据寄存器的读写操作清除该位, 或当I2C_CTRL1.EN=0时由硬件清除。 0: 数据寄存器为空; 1: 数据寄存器非空。 在接收时, 当数据寄存器不为空, 该位被置'1'。在接收地址阶段, 该位不被置位。 在发生ARLOST事件时, RXDATNE不被置位。 <i>注: 当设置了BSF时, 读取数据不能清除RXDATNE位, 因为数据寄存器仍然为满。</i>
5	Reserved	保留, 必须保持复位值
4	STOPF	停止条件检测位 (从模式) 软件读取STS1寄存器后, 对I2C_CTRL1寄存器的写操作将清除该位, 或当

位域	名称	描述
		I2C_CTRL1.EN=0时，硬件清除该位。 0：没有检测到停止条件； 1：检测到停止条件。 在一个应答之后，当从设备在总线上检测到停止条件时，硬件将该位置‘1’。 <i>注：在收到NACK后，I2C_STS1.STOPF位不被置位。</i>
3	ADDR10F	10位头序列已发送（主模式） 软件读取STS1寄存器后，对CTRL1寄存器的写操作将清除该位，或当I2C_CTRL1.EN=0时，硬件清除该位。 0：没有ADD10F事件发生； 1：主设备已经将第一个地址字节发送出去。 在10位地址模式下，当主设备已经将第一个地址字节发送出去时，硬件将该位置‘1’。 <i>注：收到一个NACK后，I2C_STS1.ADD10F位不被置位。</i>
2	BSF	字节传输结束（Byte transfer finished） 在软件读取STS1寄存器后，对数据寄存器的读或写操作将清除该位；或在传输中发送一个起始或停止条件后，或当I2C_CTRL1.EN =0时，由硬件清除该位。 0：字节传输未完成； 1：字节传输结束。 当I2C_CTRL1.NOEXTEND =0时，在下列情况下硬件将该位置‘1’： 在接收时，当收到一个新字节（包括ACK脉冲）且数据寄存器还未被读取（I2C_STS1.RXDATNE =1）。 在发送时，当一个新数据将被发送且数据寄存器还未被写入新的数据（I2C_STS1.TXDATE =1）。 <i>注：在收到一个NACK后，BSF位不会被置位。</i> 如果下一个要传输的字节是PEC（I2C_STS2.TRF为‘1’，同时I2C_CTRL1.PEC为‘1’），BSF位不会被置位。
1	ADDRF	地址已被发送（主模式）/地址匹配（从模式） 在软件读取STS1寄存器后，对STS2寄存器的读操作将清除该位，或当I2C_CTRL1.EN=0时，由硬件清除该位。 0：地址不匹配或没有收到地址（从模式），地址发送未完成（主模式）； 1：收到的地址匹配（从模式），地址发送完成（主模式）。 在主模式下： 7位地址模式时，当收到地址的ACK后该位被置‘1’，10位地址模式时，当收到地址的第二个字节的ACK后该位被置‘1’。 在从模式下： 当收到的从地址与OADDR寄存器中的内容相匹配，或广播呼叫或SMBus设备默认地址或SMBus主机或SMBus提醒被识别时，硬件就将该位置‘1’（当对应的设置被使能时）。 <i>注：在收到NACK后，I2C_STS1.ADDRF位不会被置位。</i>
0	STARTBF	起始位（主模式） 软件读取I2C_STS1寄存器后，写数据寄存器的操作将清除该位，或当I2C_CTRL1.EN=0时，硬件清除该位。 0：未发送起始条件； 1：起始条件已发送。 当发送出起始条件时该位被置‘1’。

17.6.8 I²C 状态寄存器 2 (I2C_STS2)

地址偏移：0x18

复位值：0x0000



位域	名称	描述
15:8	PECVAL[7:0]	数据包出错检测 (Packet error checking register) 当 I2C_CTRL1.PECEN=1 时, PECVAL[7:0]存放内部的 PEC 值。
7	DUALFLAG	双标志 (从模式) 在产生一个停止条件或一个重复的起始条件时, 或I2C_CTRL1.EN =0时, 硬件将该位清除。 0: 接收到的地址与OADDR1内的内容相匹配; 1: 接收到的地址与 OADDR2 内的内容相匹配。
6	SMBHADDR	SMBus主机头地址 (从模式) 在产生一个停止条件或一个重复的起始条件时, 或I2C_CTRL1.EN =0时, 硬件将该位清除。 0: 未收到SMBus主机的地址; 1: 当 I2C_CTRL1.SMBTYPE=1 且 I2C_CTRL1.ARPEN=1 时, 收到 SMBus 主机地址。
5	SMBDADDR	SMBus 设备默认地址 (从模式) 在产生一个停止条件或一个重复的起始条件时, 或I2C_CTRL1.EN=0时, 硬件将该位清除。 0: 未收到SMBus设备的默认地址; 1: 当 I2C_CTRL1.ARPEN=1 时, 收到 SMBus 设备的默认地址。
4	GCALLADDR	广播呼叫地址 (从模式) 在产生一个停止条件或一个重复的起始条件时, 或I2C_CTRL1.EN=0时, 硬件将该位清除。 0: 未收到广播呼叫地址; 1: 当 I2C_CTRL1.GCEN =1 时, 收到广播呼叫的地址。
3	Reserved	保留, 必须保持复位值
2	TRF	发送/接收 (Transmitter/receiver) 在检测到停止条件 (I2C_STS1.STOPF =1)、重复的起始条件或总线仲裁丢失 (I2C_STS1.ARLOST =1) 后, 或当I2C_CTRL1.EN=0时, 硬件将其清除。 0: 数据接收模式; 1: 数据发送模式; 在整个地址传输阶段的结尾, 该位根据地址字节的 R/W 位来设定。
1	BUSY	总线忙 (Bus busy) 当检测到一个停止条件时, 硬件将该位清除。 0: 在总线上无数据通讯; 1: 在总线上正在进行数据通讯。 在检测到SDA或SCL为低电平时, 硬件将该位置'1';

位域	名称	描述
		注：该位指示当前正在进行的总线通讯，当接口被禁用（I2C_CTRL1.EN = 0）时该信息仍然被更新。
0	MSMODE	主从模式（Master/slave） 当总线上检测到一个停止条件、仲裁丢失（I2C_STS1.ARLOST = 1）时、或当 I2C_CTRL1.EN = 0 时，硬件清除该位。 0：从模式； 1：主模式。 当接口处于主模式（I2C_CTRL1.STARTBF = 1）时，硬件将该位置位；


17.6.9 I²C 时钟控制寄存器 (I2C_CLKCTRL)

地址偏移：0x1C

复位值：0x0000

注：1. 要求 F_{PCLK1} 应当是 10 MHz 的整数倍，这样可以正确地产生 400KHz 的快速时钟。

2. CLKCTRL 寄存器只有在关闭 I²C 时（I2C_CTRL1.EN = 0）才能设置。



位域	名称	描述
15:14	DUTY	SCL 时钟的占空比 00: Tlow/Thigh = 1; 01: Tlow/Thigh = 1; 10: Tlow/Thigh = 2; 11: Tlow/Thigh = 16/9; 注：SCL 100K 或 1M 时推荐使用 00 或 01 配置 SCL 400K 时推荐使用 10 或 11 配置
13:12	Reserved	保留，必须保持复位值
11:0	CLKCTRL[11:0]	快速/标准模式下的时钟控制分频系数（主模式） 该分频系数用于设置主模式下的 SCL 时钟。 <ul style="list-style-type: none"> ■ 如果 duty cycle = Tlow/Thigh = 1/1: $CLKCTRL = f_{PCLK1}(Hz)/100000/2$ $Tlow = CLKCTRL \times TPCLK1$ $Thigh = CLKCTRL \times TPCLK1$ ■ 如果 duty cycle = Tlow/Thigh = 2/1: $CLKCTRL = f_{PCLK1}(Hz)/100000/3$ $Tlow = 2 \times CLKCTRL \times TPCLK1$ $Thigh = CLKCTRL \times TPCLK1$ ■ 如果 duty cycle = Tlow/Thigh = 16/9: $CLKCTRL = f_{PCLK1}(Hz)/100000/25$ $Tlow = 16 \times CLKCTRL \times TPCLK1$

位域	名称	描述
		$T_{high} = 9 \times CLKCTRL \times T_{PCLK1}$ 例如, 如果 $f_{PCLK1}(Hz) = 8MHz$, $duty\ cycle = 1/1$, $CLKCTRL = 8000000/100000/2 = 0x28$ 。 注意: 1. 允许设定的最小值为 $0x04$, 在快速 DUTY 模式下允许的最小值为 $0x01$ 。 2. $T_{high} = T_{f(SCL)} + T_{w(SCLH)}$, 详见数据手册中对这些参数的定义。 3. $T_{low} = T_{f(SCL)} + T_{w(SCLL)}$, 详见数据手册中对这些参数的定义。 4、这些延时没有过滤器;

17.6.10 I²C 上升时间寄存器 (I2C_TMRISE)

地址偏移: 0x20

复位值: 0x0002



位域	名称	描述
15:6	Reserved	保留, 必须保持复位值
5:0	TMRISE[5:0]	在快速/标准模式下的最大上升时间 (主模式) 这些位必须设置为I ² C总线规范里给出的最大的SCL上升时间, 增长步幅为1。 例如, 标准模式中最大允许SCL上升时间为1000ns。如果I2C_CTRL2.CLKFREQ[5:0]中的值等于0x08(8MHz)且 $T_{PCLK1}=125ns$, 故TMRISE[5:0]中必须写入09h ($1000ns/125\ ns + 1$)。 如果结果不是一个整数, 则将整数部分写入 TMRISE[5:0]以确保 t_{HIGH} 参数。 注: 只有当I2C 禁用 ($I2C_CTRL1.EN=0$) 时才能配置 TMRISE[5:0]

18 通用同步异步收发器(USART)

18.1 简介

通用同步异步收发器（USART）是一种全双工串行数据交换接口，支持同步或异步通信。可灵活配置，以便于与多种外部设备进行全双工数据交换。


USART 接口发送与接收波特率可配置，也支持通过 DMA 进行连续通信。USART 还支持多处理器通信、LIN 模式、同步模式、单线半双工通信、智能卡异步协议、IrDA SIR ENDEC 功能、以及硬件流控制功能。

18.2 主要特性

- 支持全双工通信
- 支持单线半双工通信
- 波特率可配置，最高波特率可达 3Mbit/s
- 支持 8bit 或 9bit 数据帧
- 支持 1bit 或 2bit 停止位
- 支持硬件生成校验位及校验位检查
- 支持硬件流控: RTS、CTS
- 支持 DMA 收发
- 支持多处理器通信：如果地址不匹配，则进入静默模式，可通过空闲总线检测或地址标识唤醒
- 支持同步模式，允许用户在主模式下控制双向同步串行通信
- 支持智能卡异步协议，符合 ISO7816-3 标准
- 支持串行红外协议（IrDA SIR）编码与解码，提供正常与低功耗两种运行模式
- 支持 LIN 模式
- 支持多钟错误检测：数据溢出错误、帧错误、噪声错误、检验错误
- 支持多个中断请求：发送数据寄存器为空、CTS 标志、发送完成、数据已接收、数据溢出、总线空闲、检验错误、LIN 模式断开帧检测、以及多缓冲区通信中的噪声标志/溢出错误/帧错误

18.3 功能框图

图 18-1 USART 框图



18.4 功能描述

如图 18-1 所示, USART 的双向通信都需要使用 RX 和 TX 引脚与外部器件连接。其中 TX 为数据发送引脚(输出), 当发送功能使能但没有发送数据时, TX 引脚输出高电平, 当发送功能被禁用时, TX 引脚为普通 IO 端口, 状态由应 IO 配置决定。RX 为数据接收引脚(输入), 接收数据时采用了过采样技术。

当设备作为发送端时, 通过 TX 引脚发送数据, 作为接收端时则通过 RX 引脚接收数据。当没有数据收发时, 总线处于空闲状态。数据帧格式为: 1 个起始位+ 8 或 9 位数据(最低有效位在前)+ 1 个检验位(可选)+ 0.5, 1, 1.5 或 2 个停止位。

使用分数波特率发生器来配置发送与接收波特率。

从功能框图上可以看出，使用硬件流控功能时，需要 nRTS 输出引脚和 nCTS 输入引脚。当 USART 作为接收端时，如果已准备好接收数据，nRTS 输出低电平。当 USART 作为发送端时，nCTS 有效 (低电平) 才发送下一个数据，nCTS 无效 (高电平) 则不发送数据。

当使用同步模式时需要用到 CK 引脚，用于同步传输时钟输出，时钟极性与相位可软件配置。但在发送起始位与停止位时，CK 引脚不输出同步时钟。在智能卡模式下也需要 CK 引脚提供时钟。

18.4.1 USART 帧格式

起始位：1 位，低电平有效

数据位：可通过 USART_CTRL1.WL 配置为 8 或 9 位，最低有效位在前。

停止位：高电平有效。

空闲帧：全部由‘1’组成的一个完整的数据帧，包括起始位。后跟包含数据的数据帧的起始位。

断开帧：全部由‘0’组成的一个完整的数据帧，包括停止位。在断开帧结束后，发送端再插入 1 或 2 个停止位来应答起始位。

图 18-2 字长=8 设置





图 18-3 字长=9 设置



18.4.2 发送器

当发送功能使能后，进入移位寄存器中的数据通过 TX 引脚输出。

18.4.2.1 空闲帧

USART_CTRL1.TXEN 置 1 后，USART 会在发送数据之前发送一个空闲帧。

18.4.2.2 字符发送

在空闲帧结束后，字符可正常发送。在每个字符发送前，先发送一个起始位（低电平）。发送器根据数据长度配置发送 8 位或 9 位数据，其中最低有效位先发送。如果在数据传输时 USART_CTRL1.TXEN 被清零，将导致波特率计数器停止计数，从而破坏正在传输的数据。


18.4.2.3 停止位

字符发送完成后，发送器自动发送停止位。停止位位数可通过 USART_CTRL2.STPB[1:0]配置。

表 18-1 停止位配置

USART_CTRL2.STPB[1:0]	停止位长度 (位)	功能描述
00	1	默认
01	0.5	用于智能卡模式下数据接收
10	2	用于常规 USART 模式、单线模式以及调制解调器模式.
11	1.5	用于智能卡模式下数据发送和接收

图 18-4 停止位配置



18.4.2.4 断开帧

可通过置位 USART_CTRL1.SDBRK 来发送 1 个断开帧。当数据长度为 8 位时，断开帧由 10 位低电平组成，当数据长度为 9 位时，断开帧由 11 位低电平组成。断开帧结束后将插入一位停止位（高电平）。

断开帧发送完成后，USART_CTRL1.SDBRK 被硬件清零，同时自动发送停止位。因此，如果要连续发送断开帧，必须在前一个断开帧与停止位发送完成后再次置位 USART_CTRL1.SDBRK。


如果在断开帧开始发送前软件清零 USART_CTRL1.SDBRK，当前断开帧不会发送。

18.4.2.5 发送流程

1. 置位 USART_CTRL1.UEN 来使能 USART；
2. 配置波特率、数据长度、校验位、停止位长度、以及根据需要配置相关 DMA；
3. 使能发送功能 (USART_CTRL1.TXEN)；
4. 通过 CPU 或 DMA 将要发送的数据依次写入数据寄存器 USART_DAT，当数据写入数据寄存器时将清零 USART_STS.TXDE；
5. 当所有数据已写入到数据寄存器 USART_DAT 后，等待发送完成标志位 USART_STS.TXC 置 1，数据发送完成。

注意：向 USART_DAT 写入数据，到数据到 USART_TX 引脚会存在 0~1 波特率周期的延时。例如下图 100K 波特率，在一个波特率周期任意时刻写入数据到 USART_DAT，会在下一个波特率周期开始时传输到 USART_TX 引脚。

图 18-5 发送时差



18.4.2.6 单字节通信

对数据寄存器 USART_DAT 的写操作将清零标志位 USART_STS.TXDE。


当数据已从发送数据寄存器送到移位寄存器时，USART_STS.TXDE 位由硬件置 1，表示数据开始发送。如果 USART_CTRL1.TXDEIEN 已置 1，将产生一个中断。此时，可将下一个数据写入数据寄存器 USART_DAT。

对数据寄存器 USART_DAT 进行写操作时：

- 如果移位寄存器空闲，数据将直接送到移位寄存器，同时 USART_STS.TXDE 硬件置 1
- 如果移位寄存器正在发送数据，数据保存在数据寄存器，待上一个数据发送完成后，再送到移位寄存器

当一帧数据发送完成后并且 USART_STS.TXDE 置 1， USART_STS.TXC 被硬件置 1。如果 USART_CTRL1.TXCIEN 已置 1，将产生一个中断。 USART_STS.TXC 通过以下软件操作清零：先读一次 USART_STS 寄存器，再写一次 USART_DAT 寄存器。

图 18-6 发送时 TXC/TXDE 的变化情况



18.4.3 接收器

18.4.3.1 起始位检测

在 USART 中，如果识别到一个特殊的采样序列 1 1 1 0 X 0 X 0 X 0 0 0 0，就认为检测到一个起始位。

在第 3、5、7 位的采样，以及在第 8、9、10 位的采样都为 '0'（也即 6 个 '0'），则确认收到起始位，并将 USART_STS.RXDNE 置 1，但不会置位 NEF 噪声标志。如果 USART_CTRL1.RXDNEIEN 已置 1，则产生一个中断。


第 3、5、7 位的采样有两个 '0'，与此同时，第 8、9、10 位的采样有两个 '0' 点，也确认收到起始位，但是会置位 NEF 噪声标志位。

第 3、5、7 位的采样有三个 '0'，与此同时，第 8、9、10 位的采样有两个 '0' 点，也确认收到起始位，并置位 NEF 噪声标志位。

第 3、5、7 位的采样有两个 '0'，与此同时，第 8、9、10 位的采样有三个 '0' 点，也确认收到起始位，并置位 NEF 噪声标志位。

如果在第 3、5、7、8、9、10 位的采样值满足不了上面四种要求，USART 接收器认为没有接受到正确的起始位，将退出起始位侦测并回到空闲状态等待下降沿。

图 18-7 起始位检测



18.4.3.2 停止位

停止位长度可通过 USART_CTRL2.STPB[1:0]配置。常规模式下，可配置为 1 位或 2 位。智能卡模式下，可配置为 0.5 位或 1.5 位。

- 0.5 位停止位（智能卡模式中的数据接收）：不对停止位进行采样。因此，此时不能检测帧错误和断开帧。

- 1 个停止位：默认情况下通过三个点对 1 个停止位的采样，选择第 8，第 9 和第 10 采样位上进行。
- 1.5 个停止位（智能卡模式）：智能卡模式下发送数据时，器件必须检查数据是否被正确的发送出去。所以接收器功能块必须被激活（USART_CTRL2.RXEN=1），并且在停止位的发送期间采样数据线上的信号。如果出现校验错误智能卡会在发送方采样 NACK 信号时拉低数据线，表示出现了帧错误。USART_STS.FEF 与 USART_STS.RXDNE 在停止位结束后被置 1。对 1.5 个停止位的采样是在第 16，第 17 和第 18 采样点进行的，可分成两个部分：0.5 个数据位周期，接收器不做任何处理；然后是 1 个数据位周期，接收器对其进行采样。参照图 18.4.14 智能卡模式。
- 2 个停止位：对 2 个停止位的采样是在第一停止位的第 8，第 9 和第 10 个采样点完成的。如果第一个停止位期间检测到一个帧错误，帧错误标志将被置起。在第一个停止位结束时 USART_STS.RXDNE 标志将被设置。第二个停止位将不会检测帧错误。

18.4.3.3 接收流程

1. 将 USART_CTRL1.UEN 置 1 来使能 USART；
2. 配置波特率、数据长度、校验位、停止位长度、以及根据需要配置相关 DMA；
3. 使能接收器 (USART_CTRL1.RXEN)，开始起始位检测；
4. 接收 8 位或 9 位数据，通过 RX 引脚送往接收移位寄存器，最低有效位在前；
5. 当数据由接收移位寄存器送到 RDR 寄存器，USART_STS.RXDNE 被置 1，表示数据可以被读出。如果 USART_CTRL2.RXNEIEN 已置 1，将产生一个中断；
6. 当接收过程中检测到帧错误、噪音或溢出错误，这样错误标志将被置 1。如果在数据传输过程中 USART_CTRL1.RXEN 被清零，当前接收数据丢失；
7. USART_STS.RXDNE 通过对 USART_DAT 寄存器进行读操作清零：
 - 在多缓冲器通信模式，USART_STS.RXDNE 通过 DMA 对数据寄存器的读操作清零。
 - 在单缓冲器通信模式，USART_STS.RXDNE 通过软件对数据寄存器的读操作清零。

18.4.3.4 空闲帧检测

当一空闲帧被检测到时，USART_STS.IDLEF 置 1。此时如果 USART_CTRL1.IDLEIEN 已置 1，将产生一个中断。USART_STS.IDLEF 可通过以下软件操作清零：先读 USART_STS 寄存器，再读 USART_DAT 寄存器。

18.4.3.5 断开帧检测

当一断开帧被检测到时，帧错误标志 USART_STS.FEF 被硬件置 1，可通过以下软件操作清零：先读 USART_STS 寄存器，再读 USART_DAT 寄存器。

18.4.3.6 帧错误

如果在预期的时间内没有接收和识别到停止位，产生一个帧错误，标志位 USART_STS.FEF 置 1，同时无效数据将从移位寄存器送到 USART_DAT 寄存器。在单字节通信时，没有帧错误中断产生，因为此时 USART_STS.RXDNE 位同时置 1，后者将产生中断。在多缓冲器通信情况下，如果 USART_CTRL3.ERRIEN 已置 1，将产生一个中断。

18.4.3.7 溢出错误

如果 USART_CTRL1.RXDNEIEN 已被置 1，而接收移位寄存器又有数据需要送入数据寄存器，则发生溢出

错误，同时标志位 USART_STS.OREF 硬件置 1。此时数据寄存器中的数据不会丢失，但移位寄存器中的数据将被覆盖。USART_STS.OREF 可通过以下软件操作清零：先读 USART_STS 寄存器，再读 USART_DAT 寄存器。

当产生溢出错误时，因 USART_STS.RXDNE 已置 1，将产生一个接收中断。多缓冲器通信模式下，如果 USART_CTRL3.ERRIEN 已置 1，将产生一个错误中断。

18.4.3.8 噪声错误

当接收器检测到噪声错误时，USART_STS.NEF 被置 1，可通过以下软件操作清零：先读 USART_STS 寄存器，再读 USART_DAT 寄存器。在单字节通信模式下不会产生噪声中断，因为此时 USART_STS.RXDNE 也被置 1 并产生接收中断。在多缓冲器通信模式，如果 USART_CTRL3.ERRIEN 已置 1，将产生一个错误中断。

表 18-2 噪声检测的数据采样

采样值	NE 状态	接收的位	数据有效性
000	0	0	有效
001	1	0	无效
010	1	0	无效
011	1	1	无效
100	1	0	无效
101	1	1	无效
110	1	1	无效
111	0	1	有效

18.4.4 分数波特率计算

波特率通过 USART_BRCF 寄存器配置，分频系数由整数部分和小数部分组成，同时适用于发送器与接收器。在写入 USART_BRCF 之后，波特率计数器会被波特率寄存器的新值替换。因此，不要在通信过程中改变波特率寄存器的数值。

$$\text{TX / RX 波特率} = f_{\text{PCLK}} / (16 * \text{USARTDIV})$$

其中 f_{PCLK} 为 USART 外设时钟：

- PCLK1 用于 USART2，最高 48MHz
- PCLK2 用于 USART1，最高 48MHz.

USARTDIV 为无符号分频系数

18.4.4.1 分频系数 USARTDIV 与 USART_BRCF 寄存器配置

例 1：

如果 DIV_Integer = 27，DIV_Decimal = 12 (USART_BRCF = 0x1BC)，于是

$$\text{DIV_Integer (USARTDIV)} = 27$$

$$\text{DIV_Decimal (USARTDIV)} = 12/16 = 0.75$$

所以 USARTDIV = 27.75

例 2：

要求 USARTDIV=25.62,就有:

$$\text{DIV_Decimal}=16*0.62=9.92$$

最接近的整数是: 10=0x0A

$$\text{DIV_Integer}=\text{DIV_Integer}(25.620)=25=0x19$$

于是, USART_BRCF =0x19A

例 3:

要求 USARTDIV=50.99 就有:

$$\text{DIV_Decimal}=16*0.99=15.84$$

最接近的整数是: 16=0x10=> DIV_Decimal[3: 0]溢出=>进位必须加到小数部分

$$\text{DIV_Integer}=\text{DIV_Integer}(0d50.990+\text{进位})=51=0x33$$

于是: USART_BRCF =0x330, USARTDIV=0d51.000

表 18-3 设置波特率时的误差计算

波特率		f _{clk} =36M			f _{clk} =48M		
序号	Kbps	实际	寄存器设置值	误差%	实际	寄存器设置值	误差%
1	2.4	2.4	937.5	0%	2.4	1250	0%
2	9.6	9.6	234.375	0%	9.6	312.5	0%
3	19.2	19.2	117.1875	0%	19.2	156.25	0%
4	57.6	57.6	39.0625	0%	57.623	52.0625	0.04%
5	115.2	115.384	19.5	0.15%	115.1	26.0625	0.08%
6	230.4	230.769	9.75	0.16%	230.769	13	0.16%
7	460.8	461.538	4.875	0.16%	461.538	6.5	0.16%
8	921.6	923.076	2.4375	0.16%	923.076	3.25	0.16%
9	2250	2250	1	0%	2285.714	1.3125	1.58%
10	3000	不可能	不可能	不可能	3000	1	0%

注意: CPU 的时钟频率越低, 则某一特定波特率的误差也越低。

18.4.5 USART 接收器容忍时钟的变化

应用中可能会出现发送误差(包括发射端时钟的变化)、接收端波特率误差及振荡器变化、传输线变化(通常由数据上升沿和下降沿时序不一致引起)。这些因素都会影响整个时钟系统的变化。只有当上述四个变化之和小于 USART 接收机的容差时, USART 异步接收机才能正常工作。

正常接收数据时, USART 接收器的容忍度为最大能容忍的变化, 取决于数据位长度的选择, 以及是否使用分数波特率分频系数。

表 18-4 当 DIV_Decimal =0 时, USART 接收器的容忍度

WL 位	认为 NF 是错误	不认为 NF 是错误
0	3.75%	4.375%
1	3.41%	3.97%

表 18-5 当 DIV_Decimal !=0 时, USART 接收器的容忍度

WL 位	认为 NF 是错误	不认为 NF 是错误
0	3.33%	3.88%
1	3.03%	3.53%

18.4.6 校验控制

通过设置 USART_CTRL1.PCEN 来使能奇偶校验功能。

使能后, 在发送数据时自动生成并发送校验位, 接收数据时对校验位进行检查。

表 18-6 帧格式

WL 位	PCEN 位	USART 帧
0	0	起始位 8 位数据 停止位
0	1	起始位 7 位数据 奇偶校验位 停止位
1	0	起始位 9 位数据 停止位
1	1	起始位 8 位数据 奇偶校验位 停止位

偶校验

USART_CTRL1.PSEL 设置为 0, 使能偶校验

偶校验表示一帧数据(包括校验位)中'1'的个数为偶数。例如: 数据=11000101, 有 4 个'1', 则发送端偶校验位为'0'(总共 4 个'1')。接收端对数据中'1'个数进行确认: 如果是偶数, 校验通过; 如果是奇数, 表示产生了校验错误, USART_STS.PEF 标志位置 1, 此时如果 USART_CTRL1.PEIEEN 已置 1, 产生一个中断。

奇校验

USART_CTRL1.PSEL 设置为 1，使能奇校验

奇校验表示一帧数据（包括校验位）中‘1’的个数为奇数。例如：数据=11000101，有 4 个‘1’，则发送端奇校验位为‘1’（总共 5 个‘1’）。接收端对数据中‘1’个数进行确认：如果是奇数，校验通过；如果是偶数，表示产生了校验错误，USART_STS.PEF 标志位置 1，此时如果 USART_CTRL1.PEIEEN 已置 1，产生一个中断。

18.4.7 DMA 通信

USART 支持 DMA 通信，此时采用多缓冲模式可达到较高的通信效率。


18.4.7.1 DMA 发送

发送器通过将 USART_CTRL3.DMATXEN 置 1 来使能 DMA 发送。当发送移位寄存器为空时 (USART_STS.TXDE=1)，DMA 将数据由 SRAM 送到数据寄存器 USART_DAT。

使用 DMA 发送功能时，按照以下流程对 DMA 进行配置：

1. 设置 DMA 传输的源地址，DMA 传输时从此地址读取要发送的数据
2. 设置 DMA 传输的目的地地址为 USART_DAT 寄存器地址
3. 设置要传输的总的字节数。
4. 设置 DMA 通道优先级、循环模式、地址增加模式、传输数据宽度、中断（传输完成一半还是全部完成时）
5. 激活当前 DMA 通道
6. 传输完成后，标志位 DMA_INTSTS.TXCFx 被置 1

图 18-8 DMA 发送




18.4.7.2 DMA 接收

接收器通过将 USART_CTRL3.DMATXEN 置 1 来使能 DMA 接收。当收到 1 字节数据时 (USART_STS.RXDNE=1), DMA 将数据从数据寄存器 USART_DAT 读出数据, 送到 SRAM。

使用 DMA 接收功能时, 按照以下流程对 DMA 进行配置:

1. 设置 DMA 传输的源地址为 USART_DAT 寄存器地址, DMA 传输时从此地址读取要发送的数据
2. 设置 DMA 传输的目的地地址, DMA 传输时将数据送到此地址。
3. 设置要传输的总的字节数。
4. 设置 DMA 通道优先级、循环模式、地址增加模式、传输数据宽度、中断 (传输完成一半还是全部完成时)
5. 激活当前 DMA 通道

图 18-9 DMA 接收




在多缓冲器通信模式, 当检测到帧错误、溢出错误、噪声错误时, 相应标志位置 1。如果此时 USART_CTRL3.ERRIEN 已置 1, 产生一个错误中断。

18.4.8 硬件流控

USART 支持硬件流控, 用于协调发送端与接收端时序, 避免数据丢失。连接方式见下图。


图 18-10 两个 USART 间的硬件流控制



18.4.8.1 RTS 流控制

将 USART_CTRL3.RTSSEN 置 1，RTS 流控制使能。通过 nRTS 引脚输出低电平表示当前 USART 的接收器已准备好接收数据。当接收器收到数据后，nRTS 输出高电平，提示发送端暂停发送下一帧数据。如果接收器准备后接收下一帧数据，再次通过 nRTS 输出低电平。


图 18-11 RTS 流控制



18.4.8.2 CTS 流控制

将 USART_CTRL3.CTSSEN 置 1，CTS 流控制使能。nCTS 为输入引脚，用于判断是否能发送数据给其他设备。nCTS 检测到低电平时，表示可以发送数据给其他设备。如果在数据传输时 nCTS 被拉高（失效），在当前数据传输完成后停止发送。如果在 nCTS 无效时写数据到数据寄存器，数据保持，直到 nCTS 有效后开始发送。当 nCTS 输入信号状态发生变化时，USART_STS.CTSF 置 1。此时如果 USART_CTRL3.CTSIEN 已置 1，将产生一个中断。

图 18-12 CTS 流控制



18.4.9 多处理器通信

USART 支持多处理器通信：多个设备同时连接到 USART 进行通信，因此必须判定哪一个设备作为主设备，其他设备自动做为从设备。主机的 TX 引脚直接连接到其他从设备的 RX 引脚，所有从设备的 TX 引脚通过逻辑与的方式合并，再连接到主设备的 RX 引脚。

在多处理器通信模式下，从设备处于静默模式，主设备在需要时通过通过指定方式唤醒某一个从设备，从而从设备可以和主设备进行正常通信。


USART 可通过空闲总线检测或地址标识检测的方式从静默模式唤醒。

18.4.9.1 空闲总线检测

空闲总线检测流程如下：

1. 清零 USART_CTRL1.WUM 位，USART 启用空闲总线检测功能。
2. 当 USART_CTRL1.RCVWU 已置 1 (可通过硬件自动控制或由在特定条件下由软件配置)，USART 进入静默模式，此时接收状态标志位不会置位，同时接收中断被禁用。
3. 如图 18-13 所示，当检测到空闲帧时，USART 被唤醒,同时 USART_CTRL1.RCVWU 被硬件清零,此时 USART_STS.IDLEF 标志位不会被置 1。

图 18-13 静默模式下的空闲总线检测



18.4.9.2 地址标识检测

当 USART_CTRL1.WUM 置 1 时, USART 启用地址标识检测功能。标识地址通过 USART_CTRL2.ADDR[3:0] 来配置。如果接收的数据最高有效位 (MSB) 为 1, 当前数据为地址, 低 4 位有效; 如果 MSB=0, 则当前数据为普通数据。


此模式下, USART 可通过以下方式进入静默模式:

- 当接收器没有数据处理时, 可通过软件将 USART_CTRL1.RCVWU 置 1, 使 USART 进入静默模式。
注意: 当接收数据寄存器为空时, (USART_SR.RXNE=0), USART_CTRL1.RCVWU 位可通过软件写 0 或写 1。否则, 对 USART_CTRL1.RCVWU 的写操作被忽略。
- 当接收器收到的地址与预设的地址标识不匹配时, USART_CTRL1.RCVWU 由硬件置 1。

静默模式下, 所有接收状态标志位不会置位, 同时所有接收中断被禁用。

当接收器收到的地址与预设的地址标识相同时, USART 从静默模式唤醒, USART_CTRL1.RCVWU 被硬件清零, 同时 USART_STS.RXDNE 位置 1, 此时可进行正常的传输。

图 18-14 静默模式下的地址标识检测



18.4.10 同步模式

USART 支持同步串行通信模式。同步模式下，USART 只能做为主设备，无法通过外部输入的时钟进行数据收发。通过将 USART_CTRL2.CLKEN 位置 1 来启用同步模式。

注意：要启用同步模式，必须将以下控制位全部清零：USART_CTRL2.LINMEN、USART_CTRL3.SCMEN、USART_CTRL3.HDMEN、USART_CTRL3.IRDAMEN。

18.4.10.1 同步时钟

CK 引脚为同步时钟输出引脚。在总线空闲时、实际数据发送之前、以及发送断开标识时，同步时钟不输出。同步时钟相位与极性可软件配置，且只能在发送器与接收器都被禁用时配置。

当时钟极性配置为 0 (USART_CTRL2.CLKPOL=0)时，空闲时 CK 引脚输出低电平；当时钟极性配置为 1 (USART_CTRL2.CLKPOL=1)时，空闲时 CK 引脚输出高电平。

当相位配置为 0 (USART_CTRL2.CLKPHA=0)时，数据在第一个时钟沿采样；当相位配置为 1 (USART_CTRL2.CLKPHA=1)时，数据在第二个时钟沿采样。

在发送起始位或停止位时，CK 引脚保持空闲状态，无时钟不输出。

未发送数据时无法接收同步数据。因为时钟仅在发送器被激活且数据写入 USART_DAT 寄存器时可用。

USART_CTRL2.LBCLK 位控制数据字节的最高有效位 (MSB) 是否有时钟脉冲。此位只能在发送器与接收器都被禁用时配置。当 USART_CTRL2.LBCLK = 1 时，则最后一位数据的时钟脉冲将从 CK 输出；当 USART_CTRL2.LBCLK = 0 时，则最后一位数据的时钟脉冲不从 CK 输出。

18.4.10.2 同步发送

同步模式下的数据发送与异步模式相同，数据从 TX 引脚输出，同时从 CK 引脚输出对应的时钟脉冲。

18.4.10.3 同步接收

同步模式下的数据接收与异步模式不同。数据在 CK 引脚输出的有效时钟沿采样，而不使用过采样。但必须考虑数据建立时间与保持时间 (1/16 数据位周期，具体时间依赖于波特率)。

图 18-15 USART 同步传输示例




图 18-16 USART 数据时钟时序示例 (WL=0)




图 18-17 USART 数据时钟时序示例 (WL=1)





图 18-18 RX 数据采样/保持时间



注意：在智能卡模式下，CK 引脚功能与同步模式不同，有关细节请参考智能卡模式部分。

18.4.11 单线半双工模式

USART 支持单线半双工通信模式，允许数据双向收发，但同一时间只能单向接收数据或发送数据，数据通信的冲突由软件控制。

通过设置 USART_CTRL3.HDMEN 位来选择单线半双工模式，此时以下控制位必须全部清零：USART_CTRL2.CLKEN、USART_CTRL2.LINMEN、USART_CTRL3.SCMEN、USART_CTRL3.IRDAMEN。

启用单线半双工通信模式后，TX 引脚与 RX 引脚在芯片内部相连，外部 RX 引脚不再使用。当没有数据发送时，TX 引脚被释放。因此，TX 引脚未被 USART 使用时，必须配置为浮空输入或开漏输出高电平。

18.4.12 串行 IrDA 红外编解码模式

USART 支持 IrDA (Infrared Data Association) SIR ENDEC 规范。

通过设置 USART_CTRL3.IRDAMEN 位来选择是否使用 IrDA 模式。当启用 IrDA 模式时，以下配置位必须全部清零：USART_CTRL2.CLKEN、USART_CTRL2.STPB[1:0]、USART_CTRL2.LINMEN、USART_CTRL3.HDMEN、USART_CTRL3.SCMEN。

通过设置 USART_CTRL3.IRDALP 位，可选择 IrDA 的正常工作模式或低功耗模式。

18.4.12.1 IrDA 正常模式

当 USART_CTRL3.IRDALP=0，IrDA 工作在正常模式。

IrDA 是一个半双工通信接口，因此在发送和接收之间最小要有 10ms 的延时。数据采用反相归零(RZI)调制，即采用红外光源脉冲表示逻辑 0。脉冲宽度规定为一个位周期的 3/16，如图 18-20 所示。最大波特率为 115200bps。

USART 将数据送到 SIR 编码器进行调制后输出。调制后的数据流输出给外部红外发送器进行发送。接收时，先通过外部红外接收器接收数据并解调后，发送到 SIR 解码器，解码后再将数据送给 USART。

发送编码器与解码器输入极性相反。空闲时，编码器输出为低电平，而解码器输入为高电平。编码器输出高脉冲表示逻辑 0，输出低电平作为逻辑 1。解码器输入则与之相反。

当 USART 正在发送数据给 IrDA 编码器时，解码器将忽略数据线上的所有数据。当 USART 正在从解码器接收数据时，发送到编码器的数据也被忽略，不进行编码操作。

脉冲宽度可软件配置。IrDA 规范要求脉冲宽度大于 1.41us。如果脉冲宽度小于 2 个周期，数据被过滤而丢失。PSCV 是在 USART_GTP 寄存器配置的预分频值。

18.4.12.2 IrDA 低功耗模式

当 USART_CTRL3.IRDALP=1，IrDA 工作在低功耗模式。

在低功耗模式下发送数据时，脉冲宽度为 3 倍 PSCV 周期。经 PSCV 分频后的时钟频率最小值为 1.42MHz，典型值为 1.8432MHz，(1.42 MHz < 时钟频率 < 2.12 MHz)。

接收数据时，有效低电平信号宽度必须大于 2 个 PSCV 周期。

图 18-19 IrDA SIR ENDEC-框图





图 18-20 IrDA 数据调制(3/16)-正常模式



18.4.13 LIN 模式

USART 支持 LIN (Local interconnection Network)模式，支持作为主机时发送同步断开帧，也支持作为从机检测断开帧。通过设置 USART_CTRL2.LINMEN 位来使能 LIN 模式。

注意 当使用 LIN 模式时，以下配置位必须全部被清零：USART_CTRL2.STPB[1:0]、USART_CTRL2.CLKEN、USART_CTRL3.SCMEN、USART_CTRL3.HDMEN、USART_CTRL3.IRDAMEN。

18.4.13.1 LIN 发送

在 LIN 模式下发送数据时，数据长度只能配置为 8 位。将 USART_CTRL1.SDBRK 置 1 将发送一个 13 位“0”断开帧，并插入一个停止位。

18.4.13.2 LIN 接收

当总线空闲或数据传输过程中均可检测断开帧。断开帧检测机制独立于 USART 接收器。

通过配置 USART_CTRL2.LINBDL 位，断开帧检测有效低电平位可选择 10 位或 11 位。

当接收器检测到一个起始位，采样电路在每个位的第 8, 9, 10 个过采样时钟点进行过采样。如果 10 个或 11 个位都是 '0'，并且又跟着一个定界符，表示检测到一个断开帧，USART_STS.LINBDF 位置 1。在确认为断开帧前，必须检测定界符，意味着 RX 线已经回归空闲状态(高电平)。此时如果 USART_CTRL2.LINBDIEN 已置 1，将产生一个中断。

如果在 10 个或 11 个位前收到了 '1'，当前断开帧检测被取消，并重新寻找起始位。

图 18-21 LIN 模式下的断开检测（11 位断开帧长度-设置了 LINBDL 位）





图 18-22 LIN 模式下的断开检测与帧错误的检测



18.4.14 智能卡模式 (ISO7816)

USART 支持智能卡规范，支持 ISO7816-3 标准中定义的智能卡协议。

通过配置 USART_CTRL3.SCMEN 位来选择是否启用智能卡模式。使用智能卡模式时，以下配置位必须全部清零：USART_CTRL2.LINMEN、USART_CTRL3.HDMEN、USART_CTRL3.IRDAMEN。

智能卡模式中，USART 通过 CK 引脚提供时钟，时钟频率通过预分频寄存器配置，配置范围为 fCK/2 至 fCK/62，其中 fCK 为当前 USART 输入外设时钟。

智能卡模式下，接收数据时可采用 0.5 位或 1.5 位停止位，但发送数据时停止位长度只能配置为 1.5 位。因此建议在发送和接收时均使用 1.5 个停止位，以避免在 2 种停止位长度配置间频繁切换。


智能卡模式下，数据长度必须配置为 8 位，且校验位需要配置。

当接收器检测到一个校验错误时，在停止位后将数据发送线拉低一个波特时钟作为 NACK 信号（USART_CTRL3.SCNAK 位置 1 时），同时在发送端产生一个帧错误（发送端停止位为 1.5 位）。

当发送器接收到来自接收器的 NACK 信号（帧错误）时，它不会将 NACK 作为起始位（根据 ISO 协议，接收到的 NACK 的持续时间可以是 1 或 2 个波特时钟周期）。

下图为有无校验错误时的两种时序示例。

图 18-23 ISO7816-3 异步协议




在智能卡模式下，不支持断开帧。如果接收到断开帧，视为一个带帧错误的 00h 数据帧处理。

在普通模式下，数据在下一个波特时钟从发送移位寄存器移出，而在智能卡模式下，数据发送比起普通模式至少延迟 1/2 个波特时钟。

普通模式下，当数据帧发送完并且 USART_STS.TXDE=1 时 USART_STS.TXC 置 1。在智能卡模式下，数据发送完且保护时间达到预设值（USART_GTP.GTV[7:0]）时，USART_STS.TXC 位才被置 1，且 USART_STS.TXC 标志的清零不受智能卡模式影响。

下图为 USART 采样 NACK 信号示意图。

图 18-24 使用 1.5 停止位检测奇偶检验错误



18.5 中断请求

USART 的各种中断事件是逻辑或的关系。如果某个事件对应的中断使能位已置 1, 将产生一个相应的中断。但同一个时间只产生一个中断请求。

表 18-7 USART 中断请求

中断函数	中断事件	事件标志	使能
USART 全局中断	发送数据寄存器空	TXDE	TXDEIEN
	CTS 标志	CTSF	CTSIEN
	发送完成	TXC	TXCIEN
	接收数据就绪可读	RXDNE	RXDNEIEN
	检测到数据溢出	ORERR	
	检测到空闲线路	IDLEF	IDLEIEN
	奇偶检验错	PEF	PEIEN
	断开标志	LINBDF	LINBDIEN
	噪声标志, 多缓冲通信中的溢出错误和帧错误 ⁽¹⁾	NEF/OREF/FEF	ERRIEN ⁽¹⁾

(1) 仅当使用 DMA 接收数据(USART_CTRL3.DMARXEN=1)时, 才使用这个标志位。

18.6 模式配置

表 18-8 USART 模式设置⁽¹⁾

通信模式	USART1	USART2
异步模式	Y	Y
硬件流控模式	Y	Y
DMA 通讯模式	Y	Y
多处理器	Y	Y
同步模式	Y	Y
智能卡模式	Y	Y
单线半双工模式	Y	Y


位域	名称	描述
31:10	Reserved	保留，必需保持复位值。
9	CTS_F	CTS 标志 (CTS flag)。 如果设置了 USART_CTRL3.CTSEN 位，当 nCTS 输入变化时，该位由硬件置位。如果设置了 USART_CTRL3.CTSIEN 位，将产生中断。 该位由软件清 0。 0: nCTS 状态线没有变化。 1: nCTS 状态线发生变化。
8	LINBDF	LIN 断开检测标志 (LIN break detection flag)。 如果设置了 USART_CTRL2.LINMEN 位，当检测到 LIN 断开，该位由硬件置位。如果 USART_CTRL2.LINBDIEN 被置位时，将产生中断。 该位由软件清 0。 0: 没有检测到 LIN 断开字符。 1: 检测到 LIN 断开字符。
7	TXDE	发送数据缓冲区空 (Transmit data register empty)。 上电复位或待发送数据已发送至移位寄存器后，该位置 1。 USART_CTRL1.TXDEIEN 被置位将产生中断。 该位在软件将待发送数据写入 USART_DAT 时被清 0。 0: 发送数据缓冲区不为空。 1: 发送数据缓冲区空。
6	TXC	发送完成 (Transmission complete)。 上电复位后，该位被置 1。如果 USART_STS.TXDE 置位，在当前数据发送完成时该位置 1。 USART_CTRL1.TXCIEN 被置位将产生中断。 该位由软件清 0。 0: 发送没有完成。 1: 发送完成。
5	RXDNE	读数据缓冲区非空 (Read data register not empty)。 当读数据缓冲区接收到来自移位寄存器的数据时，该位置 1。当寄存器 USART_CTRL1.RXDNEIEN 位被置位，将会有中断产生。 软件可以通过对该位写 0 或读 USART_DAT 寄存器来将该位清 0。 0: 读数据缓冲区为空。 1: 读数据缓冲区不为空。
4	IDLEF	空闲线检测标志 (IDLE line detected)。 在一个帧时间内，在 RX 引脚检测到空闲状态，该位置 1。当寄存器 USART_CTRL1.IDLEIEN 位被置位，将会有中断产生。 软件先读 USART_STS，再读 USART_DAT 可清除该位。 0: 未检测到空闲帧。 1: 检测到空闲帧。 <i>注意: IDLEF 位不会再次被置高直到 RXDNE 位被置起 (即又检测到一次空闲总线)。</i>
3	OREF	溢出错误 (Overrun error)。 溢出错误的置位具体见 18.4.3.7 溢出错误章节。 软件先读 USART_STS，再读 USART_DAT 可清除该位。

位域	名称	描述
		0: 没有检测到溢出错误。 1: 检测到溢出错误。 <i>注意: 当 OREF 置位后, UART_DAT 不会再更新数据; 如果此时 RXDNE 为 0, 因为数据不再更新, 故 RXDNE 不会重新置 1。</i>
2	NEF	噪声错误标志 (Noise error flag)。 在接收到的帧检测到噪音时, 由硬件对该位置位。由软件序列对其清零 (先读 USART_STS, 再读 USART_DAT)。 0: 没检测到噪声错误。 1: 检测到噪声错误。 <i>注意: 该位不会产生中断, 因为它和 USART_STS.RXDNE 一起出现, 硬件会在设置 USART_STS.RXDNE 标志时产生中断。在多缓冲区通信模式下, 如果设置了 USART_CTRL3.ERRIEN 位, 则设置 NEF 标志时会产生中断。</i>
1	FEF	帧错误 (Framing error)。 当检测到同步错位, 过多的噪声或者检测到断开符, 该位被硬件置位。由软件序列将其清零 (先读 USART_STS, 再读 USART_DAT)。 0: 未检测到帧错误。 1: 检测到帧错误或者断开帧 (break frame)。 <i>注意: 该位不会产生中断, 因为它和 USART_STS.RXDNE 一起出现, 硬件会在设置 USART_STS.RXDNE 标志时产生中断。如果当前传输的数据既产生了帧错误, 又产生了过载错误, 硬件还是会继续该数据的传输, 并且只设置 OREF 标志位。 在多缓冲区通信模式下, 如果设置了 USART_CTRL3.ERRIEN 位, 则设置 FEF 标志时会产生中断。</i>
0	PEF	校验错误 (Parity error)。 当接收到的数据帧校验位与预期校验值不同时, 该位置位。 软件先读 USART_STS, 再读 USART_DAT 可清除该位。 0: 没检测到校验错误。 1: 检测到校验错误。

18.7.3 USART 数据寄存器(USART_DAT)

偏移地址: 0x04

复位值: 未定义 (不确定值)



位域	名称	描述
31:9	Reserved	保留, 必需保持复位值。


位域	名称	描述
8:0	DATV[8:0]	数据值 (Data value) 包含了发送或接收的数据；软件可以通过写这些位来改变发送数据，或读这些位的值来获取接收数据。 如果使能了奇偶校验，当发送数据被写入寄存器，数据的最高位（第7位或第8位取决于 USART_CTRL1.WL 位）将被校验位取代。

18.7.4 USART 波特率配置寄存器 (USART_BRCF)

偏移地址： 0x08

复位值： 0x0000 0000

注意：USART_CTRL1.UEN=1 时，不能写该寄存器；如果 USART_CTRL1.TXNE 或 USART_CTRL1.RXNE 被分别禁止，波特计数器停止计数。




位域	名称	描述
31:16	Reserved	保留，必需保持复位值。
15:4	DIV_Integer [11:0]	波特率分频器的整数部分。
3:0	DIV_Decimal[3:0]	波特率分频器的小数部分。

18.7.5 USART 控制寄存器 1(USART_CTRL1)

偏移地址： 0x0C

复位值： 0x0000 0000



位域	名称	描述
31:14	Reserved	保留，必需保持复位值。
13	UEN	USART 使能 (USART enable)。 当该位被清零，在当前字节传输完成后 USART 的分频器和输出停止工作，以减少功耗。该位由软件设置和清零。 0: USART 禁用。 1: USART 使能。


位域	名称	描述
12	WL	字长 (Word length)。 0: 8 数据位。 1: 9 数据位。 <i>注意: 在数据传输过程中 (发送或者接收时), 不能修改这个位。</i>
11	WUM	从静默模式唤醒方法 (Wake up mode)。 0: 空闲帧唤醒。 1: 地址标识唤醒。
10	PCEN	校验控制使能 (Parity control enable)。 0: 校验控制禁用。 1: 校验控制被使能。
9	PSEL	校验模式 (Parity selection)。 0: 偶校验。 1: 奇校验。
8	PEIEN	校验错误中断使能 (PE interrupt enable)。 如果该位置 1, USART_STS.PEF 被置位时产生中断。 0: 校验错误中断禁用。 1: 校验错误中断使能。
7	TXDEIEN	发送缓冲区空中断使能 (TXDE interrupt enable)。 如果该位置 1, USART_STS.TXDE 被置位时产生中断。 0: 发送缓冲区空中断禁止。 1: 发送缓冲区空中断使能。
6	TXCIEN	发送完成中断使能 (Transmission complete interrupt enable)。 如果该位置 1, USART_STS.TXC 被置位时产生中断。 0: 发送完成中断禁用。 1: 发送完成中断使能。
5	RXDNEIEN	读数据缓冲区非空中断和过载错误中断使能 (RXDNE interrupt enable)。 如果该位置 1, USART_STS.RXDNE 或 USART_STS.OREF 被置位时产生中断。 0: 读数据缓冲区非空中断和过载错误中断禁用。 1: 读数据缓冲区非空中断和过载错误中断使能。
4	IDLEIEN	IDLE 线检测中断使能 (IDLE interrupt enable)。 如果该位置 1, USART_STS.IDLEF 被置位时产生中断。 0: IDLE 线检测中断禁用。 1: IDLE 线检测中断禁用使能。
3	TXEN	发送器使能 (Transmitter enable)。 0: 发送器禁用。 1: 发送器使能。
2	RXEN	接收器使能 (Receiver enable)。 0: 接收器禁用。 1: 接收器使能。
1	RCVWU	接收器从静默模式中唤醒 (Receiver wakeup) 软件可以通过将该位置 1 使得 USART 进入静默模式, 将该位清 0 唤醒 USART。

位域	名称	描述
		空闲帧唤醒模式下 (USART_CTRL1.WUM=0)，当检测到空闲帧时，该位由硬件清 0。地址标识唤醒模式下 (USART_CTRL1.WUM=1)，当接收到一个地址匹配帧时，该位由硬件清 0；或接收到一个地址非匹配帧时，由硬件置 1。 0：接收器处于普通工作模式。 1：接收器处于静默模式。
0	SDBRK	发送断开帧 (Send break)。 软件通过将该位置 1 发送断开帧。 断开帧传输结束由硬件清 0 该位。 0：没有发送断开帧。 1：发送断开帧。

18.7.6 USART 控制寄存器 2(USART_CTRL2)

偏移地址：0x10

复位值：0x0000 0000



位域	名称	描述
31:15	Reserved	保留，必需保持复位值。
14	LINMEN	LIN 模式使能 (LIN mode enable) 0：LIN 模式禁用 1：LIN 模式使能
13:12	STPB[1:0]	停止位长 (STOP bits)。 00：1 停止位。 01：0.5 停止位。 10：2 停止位。 11：1.5 停止位。
11	CLKEN	时钟使能 (Clock enable) 0：CK 引脚禁用 1：CK 引脚使能
10	CLKPOL	时钟极性 (Clock polarity)。 该位用来设定在同步模式下 CK 引脚的极性。 0：CK 引脚不对外发送时保持为低电平。 1：CK 引脚不对外发送时保持为高电平。
9	CLKPHA	时钟相位 (Clock phase)。 该位用来设定在同步模式下 CK 引脚的相位。 0：在首个时钟边沿采样第一个数据。 1：在第二个时钟边沿采样第一个数据。


位域	名称	描述
8	LBCLK	最后一位时钟脉冲 (Last bit clock pulse)。 该位用来设定在同步模式下是否在 CK 引脚上输出最后发送的那个数据字节 (MSB) 对应的时钟脉冲。 0: 最后一位数据的时钟脉冲不从 CK 输出。 1: 最后一位数据的时钟脉冲会从 CK 输出。
7	Reserved	保留, 必需保持复位值。
6	LINBDIEN	LIN 断开帧检测中断使能 (LIN break detection interrupt enable)。 如果该位置 1, 当 USART_STS.LINBDF 被置位时将产生中断。 0: 断开信号检测中断禁用 1: 断开信号检测中断使能
5	LINBDL	LIN 断开帧检测长度 (LIN break detection length)。 该位用来设定在断开帧长度。 0: 10 位 1: 11 位 <i>注意: LINBDL 可用于 LIN 模式及其他模式下的断开帧的检测长度控制, 且检测长度和 LIN 模式相同。</i>
4	Reserved	保留, 必需保持复位值。
3:0	ADDR[3:0]	USART 地址。 在多处理器通信下的静默模式中使用的, 使用地址标识来唤醒某个 USART 设备。 地址标识唤醒模式下 (USART_CTRL1.WUM=1), 如果接收到的数据帧低四位与 ADDR[3:0]值不相等, USART 就会进入静默模式; 如果接收到的数据帧低四位与 ADDR[3:0]值相等, USART 就会被唤醒。

注意: 在使能发送后不能改写这三个位 (USART_CTRL2.CLKPOL、USART_CTRL2.CLKPHA、USART_CTRL2.LBCLK)。

18.7.7 USART 控制寄存器 3(USART_CTRL3)

偏移地址: 0x14

复位值: 0x0000 0000




位域	名称	描述
31:11	Reserved	保留, 必需保持复位值。
10	CTSIEN	CTS 中断使能 (CTS interrupt enable)。 如果该位置 1, 当 USART_STS.CTSF 被置位时将产生中断。 0: CTS 中断禁用。

位域	名称	描述
		1: CTS 中断使能。
9	CTSEN	CTS 使能 (CTS enable)。 该位用于使能 CTS 硬件流控制功能。 0: CTS 硬件流控制禁用。 1: CTS 硬件流控制使能。
8	RTSEN	RTS 使能 (RTS enable)。 该位用于使能 RTS 硬件流控制功能。 0: RTS 硬件流控制禁用。 1: RTS 硬件流控制使能。
7	DMATXEN	DMA 发送使能 (DMA transmitter enable)。 0: DMA 发送模式禁用。 1: DMA 发送模式使能。
6	DMARXEN	DMA 接收使能 (DMA receiver enable)。 0: DMA 接收模式禁用。 1: DMA 接收模式使能。
5	SCMEN	智能卡模式使能 (Smart card mode enable)。 该位用于使能智能卡模式。 0: 智能卡模式禁用。 1: 智能卡模式使能。
4	SCNACK	在智能卡模式 NACK 使能 (Smart card NACK enable)。 该位用于智能卡模式在奇偶校验错误发生时使能发送 NACK。 0: 当出现校验错误时不发送 NACK。 1: 当出现校验错误时发送 NACK。
3	HDMEN	半双工模式使能 (Half-duplex mode enable)。 该位用于使能半双工模式。 0: 半双工模式禁用。 1: 半双工模式使能。
2	IRDALP	IrDA 低功耗模式 (IrDA low-power)。 该位用于为 IrDA 模式选择低功耗模式。 0: 正常模式。 1: 低功耗模式。
1	IRDAMEN	IrDA 模式使能 (IrDA mode enable)。 0: IrDA 禁用。 1: IrDA 使能。
0	ERRIEN	错误中断使能 (Error interrupt enable)。 当 DMA 接收模式 (USART_CTRL3.DMARXEN=1) 使能时, 如果该位被置 1, USART_STS.FEF、USART_STS.OREF、USART_STS.NEF 被置位将产生中断。 0: 错误中断禁用。 1: 错误中断使能。

18.7.8 USART 保护时间和预分频寄存器(USART_GTP)

偏移地址：0x18

复位值：0x0000 0000



位域	名称	描述
31:16	Reserved	保留，必需保持复位值。
15:8	GTV[7:0]	智能卡模式下的保护时间值（Guard time value）。 该位域规定了以波特时钟为单位的保护时间。在智能卡模式下，需要这个功能。USART_STS.TXC 标志置位时间延时 GTV[7:0]个波特时钟周期。
7:0	PSCV[7:0]	预分频器值（Prescaler value）。 在 IrDA 低功耗模式下，这些位用来设定将外设时钟（PCLK1/PCLK2）分频产生低功耗频率的分频系数。 00000000：保留 – 不要写入该值 00000001：对源时钟 1 分频 ... 11111111：对源时钟 255 分频 在 IrDA 正常模式下，PSCV 只能设置成 00000001。 在智能卡模式下，PSCV[4:0]用于设定外设时钟（APB1/APB2）生成智能卡时钟的分频系数。实际的分频系数为 PSCV[4:0]设定值的两倍。 00000：保留 – 不要写入该值 00001：对源时钟 2 分频 00010：对源时钟 4 分频 ... 11111：对源时钟 62 分频 在智能卡模式下，PSCV[7:5]保留。

19 低功耗通用异步接收器（LPUART）

19.1 简介

低功耗通用异步收发器（LPUART）是一种低功耗、全双工、异步串行通信接口。LPUART 可由 HSI、HSE、LSI、LSE、SYSCLK、PCLK1 提供时钟，当选择 32.768 kHz LSE 作为时钟源时，可在 STOP 低功耗模式下工作，最高可达 9600bps 的通信速率。LPUART 支持接收数据唤醒，通过配置唤醒事件，可唤醒处于 STOP 模式下的 CPU。


同时，当 MCU 工作于 RUN 模式时，LPUART 也可作普通异步串口使用，用户可将时钟源切换至 HSI、HSE、SYSCLK 和 PCLK1，可以获得更高的通信速度。

19.2 主要特性

- 全双工异步通信
- 时钟源选择为 HSI、HSE、LSI、LSE、SYSCLK 或 PCLK1
- 分数波特率产生器系统：发送和接收共用的可编程波特率，高达 1Mbits/s；使用 32.768kHz 时钟源（LSE）时，仅支持 300bps 至 9600bps 的波特率
- 固定的 8 位数据字长度、1 个停止位和可选的 1 个奇偶校验位
- 支持 DMA 数据传输
- 支持硬件流控制
- 传输检测标志：接收缓冲器满、接收缓冲器半满、接收缓冲器非空、接收缓冲器溢出、传输结束标志
- 奇偶校验控制：奇、偶校验可配置，校验可关闭
- 错误检测标志：奇偶校验错误、溢出错误、噪音错误
- 32 字节接收缓冲器
- 低频率下的波特率错误校正
- 可配置 1 个或 3 个样本的采样方法
- 噪声检测
- 可配置的流控 RTS 门限
- 支持 STOP 模式唤醒，唤醒源方式可配置
 - ◆ 起始位检测
 - ◆ 接收缓冲器非空检测
 - ◆ 一个可配置接收字节
 - ◆ 一个可编程的 4 字节帧

19.3 功能框图

图 19-1 LPUART 框图



19.4 功能描述

见图 19-1, LPUART 双向通信至少需要两个脚: 接收数据输入 (RX) 和发送数据输出 (TX)。

RX: 串行数据输入端。在采样个数为 3 的情况下, 可以区分数据和噪音。

TX: 串行数据输出端。当发送使能时, 引脚默认高电平。

在硬件流控模式中需要下列引脚:

CTS (Clear To Send): 当发送器检测到 CTS 有效 (低电平) 时, 发送下一个数据。

RTS (Request To Send): 当接收器准备好接收新数据时, 将 RTS 引脚拉低。

LPUART 有以下特征：

- 总线未发送或接收时应处于空闲状态
- 一个起始位
- 一个数据字（8 位），最低有效位在前
- 1 个停止位，表示数据帧的结束
- 一个状态寄存器（LPUART_STS）
- 数据寄存器（LPUART_DAT）
- 两个波特率配置寄存器（LPUART_BRCFG1 和 LPUART_BRCFG2），使用分数波特率发生器：16 位整数和 8 位小数的表示方法


关于以上寄存器中每个位的具体定义，请参考寄存器描述第 19.6 节：

19.4.1 LPUART 帧格式

LPUART 数据字长固定 8 位（见图 19-2）。在起始位期间，TX 脚处于低电平，在停止位期间处于高电平。奇偶校验位在使能的情况下位于数据字之后。

发送和接收均由两个不同的波特时钟发生器驱动，当发送器的使能位 LPUART_CTRL.TXEN 置位时，其对应波特时钟发生器产生波特时钟。当接收到起始位的时候，接收器对应的波特时钟发生器产生时钟。

图 19-2 帧格式



注意：在本章中，若未特殊说明，置位均表示某个寄存器被置为状态‘1’，复位或清零均表示某个寄存器被置为状态‘0’；硬件或者程序均可能置位或者清零某个寄存器，请参考本章具体内容。

19.4.2 发送器

当发送使能位（LPUART_CTRL.TXEN）被置位时，且缓冲区内有数据，发送器发送 8 位数据字。发送移位寄存器中的数据在 TX 脚上输出。

19.4.2.1 发送流程

在 LPUART 发送数据时，TX 引脚首先移出数据的最低有效位。在字符发送模式里，LPUART_DAT 寄存器包含了一个内部总线和发送移位寄存器之间的缓冲器（见图 19-1）。

每个字符之前都有一个低电平的起始位；之后跟着 1 位长的停止位。

注意：在数据传输期间不能复位 LPUART_CTRL.TXEN 位，否则将破坏 TX 脚上的数据，因为波特率计数器

停止计数。正在传输的当前数据将丢失。

LPUART 发送数据的步骤如下：

1. 配置波特率、奇偶校验、DMA、流控制等；
2. 设置 LPUART_CTRL.TXEN 位，使能发送数据；
3. 将数据写入 LPUART_DAT 寄存器；
4. 检查 LPUART_STS.TXC 标志是否置位，置位则意味着发送结束。如果标志置位，则 LPUART_STS.TXC 位写 1，清除该标志；
5. 检查 LPUART_STS.PEF 位，确认奇偶校验是否错误；
6. 否则，返回步骤 3，发送下一个数据。

注意：发送器使用前请务必初始化 LPUART 模块。


LPUART 初始化按以下步骤进行：

1. 在 LPUART_STS 寄存器中置位所有标志位，清除中断标志；
2. 如果需要使能中断，则配置 LPUART_INTEN；
3. 设置 LPUART_CTRL.FLUSH 位，清除 RX 缓冲器内容。

发送数据时：

- 在配置波特率并且置位 LPUART_CTRL.TXEN 之后，CPU 可以直接写 LPUART_DAT 寄存器发送数据。
- 当一帧发送完成时（停止位发送后），LPUART_STS.TXC 位被置起，如果 LPUART_INTEN.TXCIE 位被置起时，则会立刻产生中断。
- 在 LPUART_DAT 寄存器中写入了最后一个数据字后，在关闭 LPUART 模块之前或设置微控制器进入低功耗模式之前，必须先等待 LPUART_STS.TXC=1。

图 19-3 发送时 TXC 的变化情况



19.4.3 接收器

19.4.3.1 起始位侦测

如果 LPUART_CTRL.SMPCNT 位为 0，即采样数为 3，则当三个采样数里至少 2 个 0 时，起始位有效。否则无效。

采样值	NF 状态	接收的位	起始位有效性
000	0	0	有效
001	1	0	有效
010	1	0	有效
011	1	1	无效
100	1	0	有效
101	1	1	无效
110	1	1	无效
111	0	1	无效

19.4.3.2 接收流程

在 LPUART 接收期间，数据的最低有效位首先从 RX 脚移进。在此模式里，LPUART_DAT 寄存器包含的缓冲器位于内部 APB 总线和接收移位寄存器之间。

LPUART 接收数据的步骤如下：

1. 配置波特率、奇偶校验、唤醒事件/使能、采样方式、DMA、流控制等；
2. 检查 LPUART_STS 寄存器的中断标志：缓冲器非空、缓冲器半满、缓冲器全满、缓冲器溢出；
3. 通过读 LPUART_DAT 寄存器读出数据；
4. 返回步骤 2，继续接收数据。

注意：接收器使用前请务必初始化 LPUART 模块。

当收到一个数据帧：

- LPUART_STS.FIFO_NE 位会置位，移位寄存器的内容被转移到 RDR（Receiver Data Register）。此时数据已经被接收并且可以被读出（包括与之有关的错误标志）。
- 如果设置了 LPUART_INTEN.FIFO_NEIEN 位，则产生中断。
- 接收过程中会检测帧错误（奇偶校验检测错误）、噪音或溢出错误，这样错误标志将被置起。
- 在多缓冲器通信模式，LPUART_STS.FIFO_NE 标志位在每个字节接收后置，并由 DMA 对数据寄存器的读操作而清零。
- 在单缓冲器模式里，软件可以通过读 LPUART_DAT 寄存器完成对 LPUART_STS.FIFO_NE 位清除或者写 0 也可以清除 LPUART_STS.FIFO_NE 位。FIFO_NE 位必须在下一帧数据接收结束前被清零，以避免溢出错误。

19.4.3.3 溢出错误

LPUART 接收数据缓冲器总共有 32 个字节，如果在收到 32 个字节的数据之后，LPUART_STS.FIFO_FU 标志位置起。如果缓冲器数据未及时被读走，导致 LPUART_STS.FIFO_FU 没有及时被复位，又接收到一个字符，则发生溢出错误。该字符将会被硬件丢掉。数据只有当 LPUART_STS.FIFO_FU 位被清零后才能从移位寄存器转移到接收数据缓冲器。如果下一个数据已被收到或先前 DMA 请求还没被服务时，LPUART_STS.FIFO_FU 标志仍是置起的，溢出错误产生。

当溢出错误产生时：

- LPUART_STS.FIFO_OV 位被置位。
- 接收数据缓冲器内容将不会丢失。读 LPUART_DAT 寄存器仍能得到先前的数据。
- 移位寄存器中的内容将被覆盖。随后接收到的数据都将丢失。
- 如果 LPUART_INTEN.FIFO_OVIE 位被设置，中断产生。
- LPUART_DAT 寄存器的读操作，可复位 LPUART_STS.FIFO_OV。

19.4.3.4 噪音错误

噪音错误使用过采样技术（如果 LPUART_CTRL.SMPCNT 位为 0，即采样数为 3），通过区别有效输入数据和噪音来进行数据恢复。

图 19-4 检测噪音的数据采样




表 19-1 检测噪音的数据采样

采样值	NF 状态	接收的位
000	0	0
001	1	0
010	1	0
011	1	1
100	1	0
101	1	1

110	1	1
111	0	1

当在接收帧中检测到噪音时可以进行以下操作：

- 当 3 个采样值不一致的时候马上设置 LPUART_STS.NF 标志。
- 接受到的数据从移位寄存器传送到缓冲区。
- 软件写 1 将清除 LPUART_STS.NF 标志位。

19.4.4 分数波特率的产生

波特率分频系数分为 16 位整数部分和 8 位小数部分。波特率发生器使用这两部分组合所得的数值来确定波特率。由于具有小数部分的波特率分频系数，将使 LPUART 能够产生所有标准波特率。

波特率分频系数（LPUARTDIV）与系统时钟（PCLK）具有如下关系：

$$\text{TX/RX 波特率} = f_{CLK} / (\text{LPUARTDIV})$$

这里的 f_{CLK} 是给 LPUART 的时钟（LPUART 时钟源选择为 HSI、HSE、LSI、LSE、SYSCLK 或 PCLK1）LPUARTDIV 的值设置在波特率配置寄存器 LPUART_BRCFG1 和 LPUART_BRCFG2

注意：在写入 LPUART_BRCFG1 和 LPUART_BRCFG2 之后，波特率计数器会被波特率寄存器的新值替换。因此，不要在通信过程中改变波特率寄存器的数值。

19.4.4.1 通过 LPUART_BRCFG1 及 LPUART_BRCFG2 设置波特率

例如，波特率 = 4800bps，时钟频率 = 32768Hz。

$\text{LPUARTDIV} = 32768 / 4800 = 6.82667$ 。LPUART_BRCFG1 = 6，而 LPUART_BRCFG2 的值根据下表中的分数加法计算得出（LPUART_BRCFG2 的值为 0xEFh）。

小数加法	进位至下一个整数	位域	值
$0.82667 + 0.82667 = 1.65333$	是	DECIMAL0	1
$1.65333 + 0.82667 = 2.48000$	是	DECIMAL1	1
$2.48000 + 0.82667 = 3.30667$	是	DECIMAL2	1
$3.30667 + 0.82667 = 4.13333$	是	DECIMAL3	1
$4.13333 + 0.82667 = 4.96000$	否	DECIMAL4	0
$4.96000 + 0.82667 = 5.78667$	是	DECIMAL5	1
$5.78667 + 0.82667 = 6.61333$	是	DECIMAL6	1
$6.61333 + 0.82667 = 7.44000$	是	DECIMAL7	1

当使用 LSE 时钟（32.768KHz）时，不同波特率设置的波特率配置寄存器 LPUART_BRCFG1 和 LPUART_BRCFG2 值如下：

波特率	除数	LPUART_BRCFG1	LPUART_BRCFG2
300	109.2267	6Dh	88h
600	54.6133	36h	ADh
1200	27.3067	1Bh	24h
2400	13.6533	0Dh	6Dh
4800	6.8267	06h	EFh
9600	3.4133	03h	4Ah

注意：CPU 的时钟频率越低，则某一特定波特率的准确率也越低。

19.4.5 检验控制

复位 LPUART_CTRL.PCDIS 位，使能奇偶控制（发送时生成一个奇偶位，接收时进行奇偶校验），置位或复位 LPUART_CTRL.PSEL 位选择使用奇校验或偶校验。LPUART 帧格式列在下表。

表 19-2 帧格式

PCDIS 位	LPUART 帧
0	起始位 8 位数据 奇偶检验位 停止位
1	起始位 8 位数据 停止位

传输模式：通过复位 LPUART_CTRL.PCDIS 位使能奇偶校验。如果奇偶校验失败，LPUART_STS.PEF 标志被置'1'，如果设置了 LPUART_INTEN.PEIE，会产生中断。

奇校验：LPUART_CTRL.PSEL=1。

使一帧数据（包括奇偶校验位）中'1'的个数为奇数。即：如果 Data=11000101，有 4 个'1'，则奇偶校验位为'1'（共 5 个'1'）。

偶校验：LPUART_CTRL.PSEL=0。

使一帧数据（包括奇偶校验位）中'1'的个数为偶数。即：如果 Data=11000101，有 4 个'1'，则奇偶校验位为'0'（共 4 个'1'）。

19.4.6 DMA 应用

LPUART 可以采用 DMA 的方式分别访问发送数据寄存器（TDR）和接收缓冲器。

19.4.6.1 DMA 发送


为 LPUART 的发送分配一个 DMA 通道的步骤如下（x 表示通道号）：

1. LPUART_DAT 寄存器地址配置成 DMA 传输的目的地址，将存储器地址配置成 DMA 传输的源地址。
2. 配置要传输的总的字节数。

3. 配置通道优先级。
4. 配置在传输完成一半还是全部完成时产生 DMA 中断。
5. 激活该通道。

完成一次 DMA 传输，相应 DMA 通道上产生一次中断。在发送模式下，当 DMA 传输完所有要发送的数据时，DMA 控制器设置 DMA_INTSTS.TXCFx 标志，LPUART_STS.TXC 标志位由硬件置高表示传输完成，软件需要等待 LPUART_STS.TXC=1。

图 19-5 利用 DMA 发送




19.4.6.2 DMA 接收

为 LPUART 的接收分配一个 DMA 通道的步骤如下（x 表示通道号）：

1. 通过 DMA 配置寄存器把 LPUART_DAT 寄存器地址配置成传输的源地址，存储器地址设置传输的目的地址。
2. 配置要传输的 DMA 字节数。
3. 在 DMA 寄存器上配置通道优先级。
4. 配置在传输完成一半还是全部完成时产生 DMA 中断。
5. 激活该通道。

当接收完成 DMA 控制器指定的传输量时，DMA 控制器在该 DMA 通道的中断向量上产生一中断。


图 19-6 利用 DMA 接收



19.4.7 硬件流控

硬件流控制通过 CTS 输入和 RTS 输出实现功能。下图表明在这个模式里如何连接 2 个设备。

图 19-7 两个 LPUART 间的硬件流控制




通过将 LPUART_CTRL.RTSEN 和 LPUART_CTRL.CTSEN 置位,可以分别独立地使能 RTS 和 CTS 流控制。

19.4.7.1 RTS 流控制

如果 RTS 流控制被使能 (LPUART_CTRL.RTSEN=1), 满足 RTS 门限条件时, RTS 为高电平 (有效), 否则为低。其中, RTS 何时有效可由 LPUART_CTRL.RTS_THSEL[1:0]位配置选择。RTS 门限可以选择在 FIFO 半满、FIFO 3/4 满或 FIFO 全满时 RTS 有效。下图是一个启用 RTS 流控制的通信的例子。

图 19-8 RTS 流控制




19.4.7.2 CTS 流控制

如果 CTS 流控制被使能时 (LPUART_CTRL.CTSEN=1)，发送器在发送下一帧前检查 CTS 脚决定是否发送数据。如果 CTS 被拉低 (有效)，发送器发送数据 (假设那个数据是准备发送的)。若 CTS 在传输期间被拉高，当前数据帧传输完成后停止发送。

如果 CTS 流控制使能 (LPUART_CTRL.CTSEN=1)，CTS 引脚信号位会发生变化，如图 19-9 开启 CTS 流控制。

图 19-9 CTS 流控制



19.4.8 低功耗唤醒

LPUART 可以工作在 STOP 模式下，如果 LPUART_CTRL.WUSTP 位置位，可以在特定唤醒事件发生的时候通过 EXTI line 22 唤醒系统。

LPUART 唤醒事件有以下几种方式 (通过 LPUART_CTRL.WUSEL[1:0]控制)：

- 当检测到起始位时，产生唤醒事件
 - 当接收缓冲器非空标志置位时，产生唤醒事件
 - 当接收到数据，并且第一个字节和 LPUART_WUDAT[7:0]匹配时，产生唤醒事件
 - 当接收到数据，并且 4 个字节和 LPUART_WUDAT[31:0]匹配时，产生唤醒事件
- 当唤醒发生时，LPUART_STS.WUF 位会置位。

19.5 中断请求

表 19-3 LPUART 中断请求

中断函数	中断事件	事件标志	使能位
LPUART 全局中断	奇偶校验检测错误	PEF	PEIE
	TX 结束	TXC	TXCIE
	接受缓冲器溢出	FIFO_OV	FIFO_OVIE
	接受缓冲器全满	FIFO_FU	FIFO_FUIE
	接受缓冲器半满	FIFO_HF	FIFO_HFIE
	接受缓冲器非空	FIFO_NE	FIFO_NEIE
	STOP 模式唤醒	WUF	WUFIE

LPUART 的各种中断事件是逻辑或的关系，如果设置了对应的使能控制位，这些事件就可以产生各自的中断，但是同时只能产生一个中断请求。

19.6 LPUART 寄存器

19.6.1 LPUART 寄存器总览

表 19-4 LPUART 寄存器总览


Offset	Register	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0												
000h	LPUART_STS	Reserved																							NF	WUF	CTS	FIFO_NE	FIFO_HF	FIFO_FU	FIFO_OV	TXC	PEF												
	Reset Value																								0	0	0	0	0	0	0	0	0												
004h	LPUART_INTEN	Reserved																							WUFIE	FIFO_NEIE	FIFO_HFIE	FIFO_FUIE	FIFO_OVIE	TXCIE	PEIE														
	Reset Value																								0	0	0	0	0	0	0														
008h	LPUART_CTRL	Reserved												SMPCNT	WUSEL [1:0]	RTSEN	CTSEN	RTS_THS EL [1:0]	WUSTOP	DMA_RXEN	DMA_TXEN	LOOPBACK	PCDIS	FLUSH	TXEN	PSEL																			
	Reset Value													0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0												
00Ch	LPUART_BRCFG1	Reserved												INTEGER[15:0]																															
	Reset Value													0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位域	名称	描述
1	TXC	TX 结束标志 (TX Complete Flag)。 0: TX 没有使能或者没有结束。 1: TX 传输结束。
0	PEF	奇偶校验检测错误标志 (Parity Check Error Flag)。 0: 没检测到奇偶校验错误。 1: 检测到奇偶校验错误。

19.6.3 LPUART 中断使能寄存器 (LPUART_INTEN)

偏移地址: 0x04

复位值: 0x0000 0000



位域	名称	描述
31:7	Reserved	保留, 必须保持复位值。
6	WUFIE	唤醒中断使能 0: 关闭唤醒中断 1: 使能唤醒中断
5	FIFO_NEIE	接收缓冲器非空中断使能 0: 关闭缓冲器非空中断 1: 使能缓冲器非空中断
4	FOFO_HFIE	接收缓冲器半满中断使能 0: 关闭缓冲器半满中断 1: 使能缓冲器半满中断
3	FOFO_FUIE	接收缓冲器全满中断使能 0: 关闭缓冲器全满中断 1: 使能缓冲器全满中断
2	FIFO_OVIE	接收缓冲器溢出中断使能 0: 关闭缓冲器溢出中断 1: 使能缓冲器溢出中断
1	TXCIE	TX 结束中断使能 0: 关闭 TX 结束中断 1: 使能 TX 结束中断
0	PEIE	奇偶校验检测错误中断使能 0: 关闭奇偶校验错误中断 1: 使能奇偶校验错误中断

19.6.4 LPUART 控制寄存器 (LPUART_CTRL)

地址偏移: 0x08

复位值: 0x0000 0200

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	SMPCNT	WUSEL[1:0]	RTSEN	CTSEN	RTS_THSEL[1:0]	WUSTP	DMA_RXEN	DMA_TXEN	LOOPBACK	PCDIS	FLUSH	TXEN	PSEL		
	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw


位域	名称	描述
31:15	Reserved	保留, 必须保持复位值。
14	SMPCNT	指定采样方法 0: 3 个样本位, 允许噪声检测 (LPUARTDIV 应该足够大, 如大于 10) 1: 一个样本位, 关闭噪声检测
13:12	WUSEL[1:0]	唤醒事件选择。 00: 起始位检测 01: 接收缓冲器非空检测 10: 一个可配置的可接收字节 11: 一个可编程的 4 字节帧
11	RTSEN	RTS 硬件流控制使能 0: 关闭 RTS 硬件流控制 1: 使能 RTS 硬件流控制
10	CTSEN	CTS 硬件流控制使能 0: 关闭 CTS 硬件流控制 1: 使能 CTS 硬件流控制
9:8	RTS_THSEL[1:0]	RTS 门限选择 00: FIFO 半满时, RTS 有效 (拉高) x1: FIFO 3/4 满时, RTS 有效 (拉高) 10: FIFO 全满时, RTS 有效 (拉高)
7	WUSTP	LPUART 唤醒 STOP 模式使能 0: 不能唤醒 STOP 模式 1: 可以唤醒 STOP 模式
6	DMA_RXEN	DMA RX 请求使能
5	DMA_TXEN	DMA TX 请求使能
4	LOOKBACK	回环自测 0: 正常模式 1: 回环自测模式
3	PCDIS	奇偶校验控制 0: 使能奇偶校验位 1: 禁止奇偶校验位
2	FLUSH	清除接收缓冲器

位域	名称	描述
		0: 关闭清除缓冲器 1: 使能清除缓冲器内容
1	TXEN	TX 使能 0: 关闭 TX 1: 使能 TX
0	PSEL	奇校验位使能 0: 偶校验位 1: 奇校验位

19.6.5 LPUART 波特率配置寄存器 1 (LPUART_BRCFG1)

偏移地址: 0x0C

复位值: 0x0000 0174




位域	名称	描述
31:16	Reserved	保留, 必须保持复位值。
15:0	INTEGER[15:0]	波特率配置寄存器 1。 波特率配置寄存器 1 的计算方法如下: 波特率为 9600bps, 时钟频率为 32768Hz。 $LPUARTDIV = 32768/9600 = 3.4133$ 在这种情况下, LPUARTDIV 的整数部分为 3, 小数部分为 0.4133。则 $LPUART_BRCFG1 = 3$ 。而 LPUART_BRCFG2 将用于波特率错误校正。对于具有噪声检测特性的 3 位采样方法, 此时 LPUARTDIV 不够大, 所以应该采用 1 位采样方法, 以避免采样误差。

19.6.6 LPUART 数据寄存器 (LPUART_DAT)

偏移地址: 0x10

复位值: 0x0000 0000




位域	名称	描述
31:8	Reserved	保留, 必须保持复位值。
7:0	DAT[7:0]	发送时写入数据寄存器

位域	名称	描述
		接收时读取该寄存器

19.6.7 LPUART 波特率配置寄存器 2 (LPUART_BRCFG2)

偏移地址：0x14

复位值：0x0000 0000




位域	名称	描述
31:8	Reserved	保留，必须保持复位值。
7:0	DECIMAL[7:0]	波特率配置寄存器 2 用于在低频率下的波特率错误校正。例如，波特率为 4800bps，时钟频率为 32768Hz。 $LPUARTDIV = 32768/4800 = 6.8266$ 则 $LPUART_BRCFG1 = 6$ 。此时，为了校正波特率错误，应该使用波特率配置寄存器 2，具体的配置方法请参考“分数波特率的产生”一节。

19.6.8 LPUART 唤醒数据寄存器 (LPUART_WUDAT)

偏移地址：0x18

复位值：0x0000 0000



位域	名称	描述
31:0	WUDAT[31:0]	LPUART_CTRL.WUSEL[1:0] = 1x 时，WUDAT[31:0]用于检测将 CPU 从 STOP 模式唤醒的条件是否匹配（字节匹配或帧匹配）： LPUART_CTRL.WUSEL[1:0] = 10 时，用于字节匹配唤醒，此时，第 1 个字节有效 LPUART_CTRL.WUSEL[1:0] = 11 时，用于帧匹配唤醒，此时，所有 4 字节有效

20 串行外设接口/内置音频总线（SPI/I²S）

20.1 SPI/I²S 简介

本模块是 SPI/I²S，默认工作在 SPI 模式，通过寄存器设置，可以选择工作在 I²S 模式。

SPI 可以工作在主模式或从模式，支持全双工和单工高速通讯模式，并且具有硬件 CRC 计算能力且可配置多主模式。

I²S 可以工作在单工的主模式或从模式，支持 4 种音频标准：飞利浦 I²S 标准、MSB 对齐标准、LSB 对齐标准和 PCM 标准。

这两种都是同步串行接口通讯协议。

20.2 SPI 和 I²S 主要特性

20.2.1 SPI 特性

- 全双工和单工同步模式
- 支持主模式、从模式和多主模式
- 支持 8bit 或 16bit 数据帧格式
- 数据位顺序可编程
- 硬件或软件片选管理
- 时钟极性和时钟相位可配置
- 发送和接收支持硬件 CRC 计算及校验
- 支持 DMA 传输功能


20.2.2 I²S 特性

- 单工同步模式
- 支持主模式和从模式操作
- 4 种音频标准可以支持：飞利浦 I²S 标准、MSB 对齐标准、LSB 对齐标准和 PCM 标准
- 音频采样频率可配置，范围从 8KHz 到 96KHz
- 稳态时钟极性可配置
- 数据方向 MSB
- 支持 DMA 传输功能

20.3 SPI 功能描述

20.3.1 通用描述

图 20-1 SPI 框图



为了连接外部设备，SPI 接口有 4 个引脚与外设器件连接，具体如下：

- SCLK: 串行时钟引脚，该信号从主设备 SCLK 引脚输出，由从设备 SCLK 引脚输入
- MISO: 主输入/从输出引脚，数据从主设备的 MISO 引脚输入，由从设备的 MISO 引脚输出
- MOSI: 主输出/从输入引脚，数据从主设备的 MOSI 引脚输出，由从设备的 MOSI 引脚输入
- NSS: 片选引脚，有两种 NSS 引脚类型，外部引脚和内部引脚。如果内部引脚检测到高电平，SPI 工作在主模式，相反，SPI 工作在从模式。用户可以使用主设备的一个标准 I/O 引脚控制从设备的 NSS 引脚

软件 NSS 模式

当 SPI_CTRL1.SSMEN = 1（图 20-2），软件从设备管理被使能。

软件 NSS 模式时，不需要使用 NSS 引脚。在这种模式下，通过写 SPI_CTRL1.SSEL 位（主模式 SPI_CTRL1.SSEL = 1，从模式 SPI_CTRL1.SSEL = 0），驱动内部 NSS 信号电平。

硬件 NSS 模式


当 SPI_CTRL1.SSMEN = 0 (图 20-2), 软件从设备管理被禁能。

NSS 输入模式: 主设备的 NSS 输出被禁止 (SPI_CTRL1.MSEL = 1, SPI_CTRL2.SSOEN = 0), 允许操作在多主模式下。在整个数据帧传输期间主机应该连接 NSS 到高电平, 从机应该连接 NSS 到低电平。

NSS 输出模式: 主设备的 NSS 输出被使能 (SPI_CTRL1.MSEL = 1, SPI_CTRL2.SSOEN = 1), 主设备必须驱动 NSS 到低电平, 所有与主设备连接并且设置为硬件 NSS 模式的设备将会检测到低电平, 并自动进入从模式。当主设备的 NSS 没有被驱动到低电平, 设备进入从模式, 并产生主模式失效错误。


注: 软件模式或硬件模式的选择, 取决于通讯协议中是否需要 NSS 控制。如果不需要, 可以选择软件模式, 释放一个 GPIO 管脚另作他用。

图 20-2 硬件/软件的从选择管理



下图是一个单主和单从设备互连的例子。

图 20-3 单主和单从应用



注: NSS 引脚设置为输入

主设备的 MOSI 引脚连接到从设备的 MOSI 引脚，并且主设备的 MISO 引脚连接到从设备的 MISO 引脚，以便数据可以在设备之间传输。主设备和从设备之间的连续数据传输，通过 MOSI 引脚发送数据到从设备，而从设备通过 MISO 引脚发送数据到主设备。

SPI 时序模式

通过设置 SPI_CTRL1.CLKPOL 位和 SPI_CTRL1.CLKPHA 位，用户可以选择数据捕获的时钟沿。

当 CLKPOL = 0, CLKPHA = 0，空闲时 SCLK 引脚将保持低电平，数据将在第一个时钟沿被采样，即上升沿。

当 CLKPOL = 0, CLKPHA = 1，空闲时 SCLK 引脚将保持低电平，数据将在第二个时钟沿被采样，即下降沿。


当 CLKPOL = 1, CLKPHA = 0，空闲时 SCLK 引脚将保持高电平，数据将在第一个时钟沿被采样，即下降沿。

当 CLKPOL = 1, CLKPHA = 1，空闲时 SCLK 引脚将保持高电平，数据将在第二个时钟沿被采样，即上升沿。

不管选择哪种时序模式，主设备和从设备的时序模式配置必须相同。

图 20-4 是当 SPI_CTRL1.LSBFF = 0 时，SPI 传输的 4 种 CLKPHA 和 CLKPOL 位组合时序。

图 20-4 数据时钟时序图



数据格式

通过设置 SPI_CTRL1.LSBFF 位，用户可以选择数据的位顺序，当 SPI_CTRL1.LSBFF = 0，SPI 将先发送数据的高位（MSB），当 SPI_CTRL1.LSBFF = 1，SPI 将先发送数据的低位（LSB）。

通过设置 SPI_CTRL1.DATFF 位，用户可以选择数据帧格式。

20.3.2 SPI 工作模式

■ 主机全双工模式（SPI_CTRL1.MSEL = 1，SPI_CTRL1.BIDIRMODE = 0，SPI_CTRL1.ROONLY = 0）


第一个数据被写到 SPI_DAT 寄存器后，将会开始传输，数据第一个位被发送时，数据字节并行从数据寄存器装载进入移位寄存器，然后数据位按照 SPI_CTRL1.LSBFF 位的配置，数据位按照 MSB 或 LSB 顺序被串行移位进入 MOSI 引脚。与此同时，在 MISO 引脚上接收到的数据，按照同样顺序被串行地移位进入移位寄存器，然后并行装载入 SPI_DAT 寄存器。

1. 设置 SPI_CTRL1.SPIEN 位为 1，使能 SPI 模块；

2. 写待发送的第一个数据到SPI_DAT（这个写操作会清除SPI_STS.TE标志位）；
3. 等待SPI_STS.TE标志位置1后，再写入第二个待发送的数据到SPI_DAT寄存器，等待SPI_STS.RNE标志位置1后，读取SPI_DAT寄存器获得第一个接收的数据，读取SPI_DAT寄存器，SPI_STS.RNE标志位会清0。重复上述操作，发送后续的数据，同时接收第n-1个数据；
4. 等待SPI_STS.RNE置1后，读取最后一个数据；
5. 等待SPI_STS.TE标志位置1，等待SPI_STS.BUSY标志位清除后再关闭SPI模块。

数据的发送和接收处理可以在 SPI_STS.RNE 标志位或 SPI_STS.TE 标志位的上升沿产生的中断处理程序中实现。

图 20-5 主机全双工模式下连续传输时，SPI_STS.TE/RNE/BUSY 的变化示意图




■ 主机双线单向仅发送模式 (SPI_CTRL1.MSEL = 1, SPI_CTRL1.BIDIRMODE = 0, SPI_CTRL1.ONLY = 0)

双线单向仅发送模式和全双工模式相似，但是在双线单向仅发送模式，接收的数据将不会被读取，因此 SPI_STS.OVER 标志位将会置位，软件应该忽略这个位。软件操作流程如下（图 20-6 主机单向只发送模式下连续传输时，SPI_STS.TE/BUSY 变化示意图）：

1. 设置SPI_CTRL1.SPIEN位为1，使能SPI模块；
2. 写待发送的第一个数据到 SPI_DAT 寄存器（该操作会清除 SPI_STS.TE 标志位）；
3. 等待 SPI_STS.TE 标志位置 1，写待发送的第二个数据到 SPI_DAT 寄存器，重复这个操作发送后续的数据；
4. 写最后一个数据到 SPI_DAT 寄存器，等待 SPI_STS.TE 标志位置 1，然后等待 SPI_STS.BUSY 位清除，完成所有数据的发送。

数据发送可以在 SPI_STS.TE 标志位上升沿产生的中断处理程序里实现。

图 20-6 主机单向只发送模式下连续传输时，SPI_STS.TE/BUSY 变化示意图




■ 主主机双线单向仅接收模式 (SPI_CTRL1.MSEL = 1, SPI_CTRL1.BIDIRMODE = 0, SPI_CTRL1.ROONLY = 1)

当 SPI_CTRL1.SPIEN = 1, 开始接收过程。来自 MISO 引脚的数据位依次连续移位进入移位寄存器, 然后并行传送数据到 SPI_DAT 寄存器。软件操作流程如下 (见图 20-7) :

1. 设置 SPI_CTRL1.ROONLY = 1, 使能仅接收模式;
2. 主机模式下, 设置 SPIEN 位为 1, 使能 SPI 模块, SCLK 信号会立即产生, 在 SPI 关闭前 (SPIEN=0), 数据连续被接收。从机模式下, 当主设备驱动 NSS 信号低电平并且产生 SCLK, 数据持续被接收;
3. 等待 SPI_STS.RNE 位置 1, 读取 SPI_DAT 寄存器获得接收的数据, 当读取 SPI_DAT 寄存器, SPI_STS.RNE 位将会清除。重复这个操作接收所有数据。

数据处理可以在 SPI_STS.RNE 标志位产生的中断处理程序里实现。

图 20-7 只接收模式 (BIDIRMODE=0 并且 RONLY=1) 下连续传输时, RNE 变化示意图



■ 主机单线双向发送模式 (SPI_CTRL1.MSEL = 1, SPI_CTRL1.BIDIRMODE = 1, SPI_CTRL1.BIDIROEN = 1, SPI_CTRL1.RONLY = 0)

数据写进 SPI_DAT 寄存器后, 传输过程开始。这个模式不接收数据。发送第一个数据位的同时, 被发送的数据并行装载进移位寄存器, 然后根据 LSBFF 位的配置, SPI 按照 MSB 或 LSB 顺序将数据位串行移位到 MOSI 引脚。

主机单线双向发送的软件操作流程和仅发送模式的流程相同。

■ 主机单线双向接收模式 (SPI_CTRL1.MSEL = 1, SPI_CTRL1.BIDIRMODE = 1, SPI_CTRL1.BIDIROEN = 0, SPI_CTRL1.RONLY = 0)


该模式下, 当 SPI 使能 (SPI_CTRL1.SPIEN = 1), 接收过程开始。该模式下, 没有数据输出, 接收到的数据位顺序且连续移位进入移位寄存器, 并行的传输进 SPI_DAT 寄存器 (接收缓存)。

主机单线双向接收模式的软件操作流程和仅接收模式一样。

■ 从机全双工模式 (SPI_CTRL1.MSEL = 0, SPI_CTRL1.BIDIRMODE = 0, SPI_CTRL1.RONLY = 0)


当从设备接收到第一个时钟沿, 数据传输过程开始。主设备开始数据传输之前, 软件必须确保待发送的数据写入 SPI_DAT 寄存器。

图 20-8 从机全双工模式下连续传输时，SPI_STS.TE/RNE/BUSY 的变化示意图



■ 从机双线单向仅发送模式 (SPI_CTRL1.MSEL = 0, SPI_CTRL1.BIDIRMODE = 0, SPI_CTRL1.RONLY = 0)

图 20-9 从机单向只发送模式下连续传输时，SPI_STS.TE/BUSY 变化示意图



■ 从机双线单向仅接收模式 (SPI_CTRL1.MSEL = 0, SPI_CTRL1.BIDIRMODE = 0, SPI_CTRL1.RONLY = 1)

当从设备接收到时钟信号和来自 MOSI 引脚的第一个数据位，数据接收过程开始。接收到的数据位顺序且连续地串行移位到移位寄存器，然后并行地装载到 SPI_DAT 寄存器（接收缓存）。

■ 从机单线双向发送模式 (SPI_CTRL1.MSEL = 0, SPI_CTRL1.BIDIRMODE = 1,

SPI_CTRL1.BIDIROEN = 1)

当从设备接收到第一个时钟沿，数据发送过程开始。该模式没有数据接收，SPI 主机开始数据传输前，软件必须确保待发送数据已经被写进 SPI_DAT 寄存器。

■ **从机单线双向接收模式 (SPI_CTRL1.MSEL = 0, SPI_CTRL1.BIDIRMODE = 1, SPI_CTRL1.BIDIROEN = 0)**

当从设备接收到第一个时钟沿和来自 MOSI 引脚的数据位时，数据接收开始。该模式没有数据输出，接收到的数据位顺序且连续地串行移位到移位寄存器，然后并行地装载到 SPI_DAT 寄存器（接收缓存）。

注意：从机的软件操作流程参考主机的。

SPI 初始化流程

1. 通过设置 SPI_CTRL1.BR[2:0]位配置数据传输的波特率；
2. 选择时钟极性（SPI_CTRL1.CLKPOL）和时钟相位（SPI_CTRL1.CLKPHA），定义数据传输和时钟的相位关系；
3. 设置 SPI_CTRL1.DATFF 位定义帧格式为 8bit 还是 16bit；
4. 配置 SPI_CTRL1.LSBFF 定义数据位发送的顺序是 LSB 还是 MSB；
5. 配置 NSS 模式；
6. 配置 SPI_CTRL1.MSEL、SPI_CTRL1.BIDIRMODE、SPI_CTRL1.BIDIROEN 和 SPI_CTRL1.ONLY 位；
7. 设置 SPI_CTRL1.SPIEN 位使能 SPI 模块。

SPI 协议基本的发送和接收处理

当 SPI 发送 1 个数据帧，首先，数据帧从数据缓存装载进移位寄存器，然后装载的数据被发送。当来自发送缓存的数据传输进移位寄存器，发送缓存器为空，SPI_STS.TE 标志位置 1，然后下一个数据可装载进入发送缓存。如果 SPI_CTRL2.TEINTEN 位置 1，中断将会产生。写 SPI_DAT 寄存器可以对 SPI_STS.TE 标志位清 0。

采样时钟的最后一个边沿，当数据从移位寄存器传输进接收缓存，SPI_STS.RNE 标志位置 1，数据准备就绪，可以从 SPI_DAT 寄存器读取。如果 SPI_CTRL2.RNEINTEN 标志位置 1，中断将会产生。读 SPI_DAT 寄存器可以对 SPI_STS.RNE 标志位清 0。

主模式下，当数据写进发送缓存，发送过程开始。当前数据帧发送完成前，如果下个数据写进 SPI_DAT 寄存器，连续发送可以实现。

从机模式下，NSS 引脚为低，当第一个时钟沿到来，发送过程开始。为了避免意外的数据传输，数据发送前（主机发送时钟前，建议先使能 SPI 模块）软件必须写数据到发送缓存。

在有些配置里，当发送最后数据时，SPI_STS.BUSY 标志位可以用于等待数据发送结束。

连续和非连续传输

当主模式下发送数据，如果软件足够快，检测到每个 TE 上升沿（或 TE 中断），且正进行的传输结束前，立即将数据写入 SPI_DAT 寄存器，此时，每个数据项之间的 SPI 时钟保持连续，SPI_STS.BUSY 标志位将不会被清除，连续通讯可以实现。


如果软件不够快，将导致不连续的通讯，此时，每个数据传输之间 SPI_STS.BUSY 标志位会被清除（图 20-10 BIDIRMODE = 0, ONLY = 0 非连续传输发送时，SPI_STS.TE/BUSY 变化示意图）。

主机仅接收模式下（SPI_CTRL1.ROONLY = 1），通讯总是连续的，并且 BUSY 标志位总是为高。

从模式下，通讯的连续性由主设备决定，任何情况下，即使通讯是连续的，每个数据项之间，BUSY 标志位将至少有 1 个 SPI 时钟周期为低（见（SPI_CTRL1.MSEL = 0，SPI_CTRL1.BIDIRMODE = 0，SPI_CTRL1.ROONLY = 0）

图 20-9 从机单向只发送模式下连续传输时，SPI_STS.TE/BUSY 变化示意图）。

图 20-10 BIDIRMODE = 0，ROONLY = 0 非连续传输发送时，SPI_STS.TE/BUSY 变化示意图



20.3.3 状态标志

SPI_STS 寄存器中有以下 3 个标志位，用以监视 SPI 总线的状态。

发送缓存空标志位（TE）

当发送缓存空，TE 标志位置 1，意味着可以将新数据写进 SPI_DAT 寄存器。当发送缓存非空，该标志位将硬件清 0。

接收缓存非空标志位（RNE）

当接收缓存非空，RNE 标志位置 1，因此用户知道接收缓存有数据。读取 SPI_DAT 寄存器后，该标志位将硬件清 0。

忙标志位（BUSY）

当传输开始，BUSY 标志位置 1，传输结束后 BUSY 标志位硬件清 0。

仅当设备在主机单线双向接收模式，当通讯进行中，BUSY 标志位将会设置为 0。

下面情况，BUSY 标志位将会清 0：

- 传输结束（主模式下连续通信的情况除外）；
- 关闭 SPI 模块（SPI_CTRL1.SPIEN = 0）；
- 产生主模式失效（SPI_STS.MODERR = 1）。

当通讯是不连续的：每个数据项传输之间，BUSY 标志位清 0。

当通讯是连续的：在主机模式，整个传输过程，BUSY 标志位保持为高。在从机模式，每个数据项传输之间 BUSY 标志位会有 1 个 SPI 时钟周期为低。因此不要使用 BUSY 标志位处理每个数据项的发送和接收。

20.3.4 关闭 SPI

为了关闭 SPI 模块，不同的操作模式需要采用不同的操作步骤：

在主机或从机全双工模式

1. 等待 SPI_STS.RNE 标志位置 1，并且接收到最后一个字节；
2. 等待 SPI_STS.TE 标志位置 1；
3. 等待 SPI_STS.BUSY 标志位清 0；
4. 关闭 SPI 模块（SPI_CTRL1.SPIEN = 0）。

在主机或从机单向发送模式

1. 向 SPI_DAT 寄存器写完最后一个字节后，等待 SPI_STS.TE 标志位置 1；
2. 等待 SPI_STS.BUSY 标志位清 0；
3. 关闭 SPI 模块（SPI_CTRL1.SPIEN = 0）。

在主机单向只接收模式

1. 等待倒数第二个 SPI_STS.RNE 置 1；
2. 关闭 SPI 模块前（SPI_CTRL1.SPIEN = 0），等待 1 个 SPI 时钟周期（使用软件延时）；
3. 进入关机模式前（或关闭 SPI 模块时钟），等待最后一个 SPI_STS.RNE 置 1。

从机单向只接收模式

1. 可以在任意时间关闭 SPI 模块（SPI_CTRL1.SPIEN = 0），并且当前传输结束后，SPI 模块将被关闭；
2. 如果想进入关机模式，进入关机模式之前（或关闭 SPI 模块时钟），必须等待 SPI_STS.BUSY 标志位为 0。

20.3.5 使用 DMA 进行 SPI 通讯

用户可以选择 DMA 进行 SPI 数据传输，应用程序可以得到释放，系统效率可以大大提升。

当发送缓存 DMA 使能（SPI_CTRL2.TDMAEN 位置 1），每次 SPI_STS.TE 标志位置 1，会产生 DMA 请求，DMA 自动将数据写入 SPI_DAT 寄存器，这将会清除 TE 标志位。当接收缓存 DMA 使能（SPI_CTRL2.RDMAEN 位置 1），每次 SPI_STS.RNE 标志位置 1，会产生 DMA 请求，DMA 自动读取 SPI_DAT 寄存器，这将会清除 SPI_STS.RNE 标志位。

当 SPI 仅用于数据发送，仅需要使能 SPI 的发送 DMA 通道（SPI_CTRL2.TDMAEN 位置 1）。

当 SPI 仅用于数据接收，仅需要使能 SPI 的接收 DMA 通道（SPI_CTRL2.RDMAEN 位置 1）。

在发送模式，DMA 已经发送完所有待发送的数据后（DMA_INTSTS.TXCF 标志位变为 1），SPI_STS.BUSY 标志位可以被监视确认 SPI 通讯结束，这样可以避免当 SPI 关闭或进入停机模式，破坏最后数据的发送。因此，软件需要等待 SPI_STS.TE 标志位置 1，并且等待 SPI_STS.BUSY 标志位为 0。

图 20-11 使用 DMA 发送





图 20-12 使用 DMA 接收



20.3.6 CRC 计算

SPI 包含两个独立的 CRC 计算器，用于数据发送和数据接收，以确保数据传输的正确性。根据发送和接收数据帧格式，CRC 采用不同的计算方法，8 位数据帧格式采用 CRC8，16 位数据帧格式采用 CRC16。SPI CRC 计算使用的多项式由 SPI_CRCPOLY 寄存器设置，用户设置 SPI_CTRL1.CRCEN 位使能 CRC 计算。

在发送模式，最后的数据写进发送缓存后，设置 SPI_CTRL1.CRCNEXT 位为 1，这指示发送完数据后硬件

将开始发送 CRC 值（SPI_CRCTDAT 值）。发送 CRC 时，CRC 计算将停止。

在接收模式，倒数第二个数据帧接收到后，设置 SPI_CTRL1.CRCNEXT 位为 1。接收到的 CRC 和 SPI_CRCDAT 值进行比较，如果他们不同，SPI_STS.CRCERR 位置 1，当 SPI_CTRL2.ERRINTEN 位置 1，中断产生。

为了保持主设备-从设备下次的 CRC 计算结果的同步，用户应清除主设备-从设备的 CRC 值。SPI_CTRL1.CRCEN 位置 1 会复位 SPI_CRCDAT 寄存器和 SPI_CRCTDAT 寄存器。按顺序采用下面步骤：SPI_CTRL1.SPIEN = 0；SPI_CTRL1.CRCEN = 0；SPI_CTRL1.CRCEN = 1；SPI_CTRL1.SPIEN = 1。

最重要的是，当 SPI 配置为从模式且 CRC 使能，只要 SCLK 引脚有时钟脉冲，即使 NSS 引脚为高，CRC 计算将仍然被执行。这种情况常见于当主设备和多个从设备交替通讯时，因此这需要避免 CRC 误操作。

当 SPI 硬件 CRC 检查使能（SPI_CTRL1.CRCEN = 1）且 DMA 使能，通讯结束时硬件自动完成 CRC 字节发送和接收。

20.3.7 错误标志位

主模式失效错误（MODERR）

以下两种情况下会发生主模式失效错误：

- NSS 引脚硬件管理模式，主设备 NSS 引脚被驱动低电平；
- NSS 引脚软件模式管理，SSEL 位被置 0。
- 当主模式失效错误发生，SPI_STS.MODERR 标志位置 1。如果用户允许相应的中断，则产生中断。SPI_CTRL1.SPIEN 位和 SPI_CTRL1.MSEL 将写保护，且硬件清除。SPI 关闭且强制进入从模式。
- 软件执行 SPI_STS 寄存器读或写操作，然后写 SPI_CTRL1 寄存器可以清除 SPI_STS.MODERR 位（在多主配置下，主机的 NSS 引脚必须先拉高）。
- 通常，从机的 SPI_STS.MODERR 位不能设置为 1。然而，在多主配置下，从设备的 SPI_STS.MODERR 位可能置位。这种情况下，SPI_STS.MODERR 位指示存在多主冲突。中断程序可以执行复位或返回默认状态从错误状态恢复。

溢出错误（OVER）

当 SPI_STS.RNE 位置 1，但是仍然有数据发送进入接收缓存，上溢错误将发生，此时，上溢标志 SPI_STS.OVER 置 1。如果用户使能相应的中断，则产生中断。所有接收到的数据丢失，且 SPI_DAT 寄存器仅保留之前未读的数据。

依次读 SPI_DAT 寄存器和 SPI_STS 寄存器可以清除 SPI_STS.OVER 位。

CRC 错误（CRCERR）

CRC 错误标志用于检查接收数据的有效性。当接收到的 CRC 值和 SPI_CRCDAT 值不匹配，CRC 错误发生。

20.3.8 SPI 中断


表 20-1 SPI 中断请求

中断事件	事件标志位	使能控制位
发送缓存空标志	TE	TEINTEN
接收缓存非空标志	RNE	RNEINTEN
主模式失效事件	MODERR	ERRINTEN
溢出错误	OVER	
CRC 错误标志	CRCERR	

20.4 I²S 功能描述

I²S 的框图如下图所示：

图 20-13 I²S 框图



I²S 接口使用和 SPI 接口相同的引脚、标志和中断。SPI_I2SCFG.MODSEL 位置 1 选择 I²S 音频接口。

I²S 总共有 4 个引脚，其中 3 个引脚与 SPI 共享：

- CLK：串行时钟（和 SCLK 引脚共享），每次 1 位音频数据发送，CLK 产生一个脉冲。
- SD：串行数据（和 MOSI 引脚共享），用于数据发送和接收；
- WS：通道选择（和 NSS 引脚共享），主模式下用作数据控制信号输出，从模式下用作输入；
- MCLK：主机时钟（独立映射，可选），输出 $256 \times F_s$ 时钟信号，保证系统间更好的同步。

注意： F_s 是音频信号的采样频率

在主模式下，I²S 使用自己的时钟发生器产生时钟信号用于通讯，这个时钟发生器也是主时钟输出的时钟源

（SPI_I2SPREDIV.MCLKOEN 位置'1'，主时钟输出使能）。

20.4.1 支持的音频协议

通过设置 SPI_I2SCFG.STDSEL[1:0]位，可以选择 4 种音频标准

- I²S 飞利浦标准
- MSB 对齐标准
- LSB 对齐标准
- PCM 标准

左声道和右声道的音频数据通常是时分复用的，左声道总是先于右声道发送数据。通过检查 SPI_STS.CHSIDE 位，用户可以区分接收到的数据属于哪个声道。然而，PCM 音频标准里，SPI_STS.CHSIDE 位是没有意义的。

通过设置 SPI_I2SCFG.TDATLEN 位，用户可以设置待传输的数据长度，通过设置 SPI_I2SCFG.CHBITS 位，设置通道的数据位宽。下面有 4 种数据格式发送数据：

- 16 位数据打包成 16 位的数据帧
- 16 位数据打包成 32 位的数据帧（前面的 16 位是有意义的，后面的 16 位数据被硬件设置为 0）
- 24 位数据打包成 32 位数据帧（前面的 24 位数据是有意义的，后面 8 位数据被硬件设置为 0）
- 32 位的数据打包成 32 位数据帧

I²S 使用和 SPI 相同的 SPI_DAT 寄存器发送和接收 16 位宽的数据。如果 I²S 需要发送或接收 24 位或 32 位宽数据，CPU 需读或写 SPI_DAT 寄存器 2 次。另一方面，当 I²S 发送或接收 16 位宽数据，CPU 仅需读或写 SPI_DAT 寄存器一次。

不管采用哪个数据格式和通讯标准，I²S 总是先发送数据高位（MSB）。

I²S 飞利浦标准

采用 I²S 飞利浦标准，发送数据的设备在时钟下降沿改变数据，接收数据的设备在时钟上升沿采样数据。WS 信号在第一个数据位（MSB）发送前一个时钟应有效，时钟信号下降沿将变化。

图 20-14 I²S 飞利浦协议波形（16/32 位全精度，CLKPOL = 0）






图 20-15 I²S 飞利浦协议标准波形（24 位帧，CLKPOL = 0）



如果 24 位数据需要打包成 32 位数据帧格式，每帧数据传输时，CPU 需要读或写 SPI_DAT 寄存器 2 次。例如，如果用户发送 24 位数据 0x95AA66，CPU 将首先写 0x95AA 进 SPI_DAT 寄存器，然后再写 0x66XX 进 SPI_DAT 寄存器（仅高 8 位数据有效，低 8 位数据是无意义的，可以是任何值）；如果用户接收 24 位数据 0x95AA66，CPU 将首先读 SPI_DAT 寄存器得到 0x95AA，然后再读 SPI_DAT 寄存器得到 0x6600（仅高 8 位数据有效，低 8 位数据总是 0）。

图 20-16 PS 飞利浦协议标准波形（16 位扩展至 32 位包帧，CLKPOL = 0）



如果 16 位数据需要打包进 32 位数据帧格式，每帧数据传输时，CPU 仅需要读或写 SPI_DAT 寄存器一次。用于扩展到 32 位的低 16 位数据总是设置为 0x0000。例如，如果用户发送或接收 16 位的数据 0x89C1（扩展到 32 位数据是 0x89C10000）。数据发送过程中，高 16 位半字（0x89C1）需要写进 SPI_DAT 寄存器；直到 SPI_STS.TE 位置 1，用户可以写入新的数据。如果用户使能相应的中断，则中断产生。发送由硬件执行，即使最后 16 位（0x0000）没有发送，硬件将设置 SPI_STS.TE 位为 1，且产生相应的中断。接收数据过程，每次设备收到高 16 位半字（0x89C1）后，SPI_STS.RNE 标志位将置 1。如果用户使能相应的中断，则中断产生。这样，在 2 次读和写之间 CPU 有更多时间，且可以防止上溢或下溢的情况发生。

MSB 对齐标准

在 MSB 对齐标准里，发送数据的设备将在时钟下降沿改变数据，接收数据的设备在时钟上升沿采样数据。WS 信号和第一个数据位（MSB）同时产生。

这个标准里，数据发送和接收处理和 I2S 飞利浦标准一样。

图 20-17 MSB 对齐 16 位或 32 位全精度，CLKPOL = 0




图 20-18 MSB 对齐 24 位数据，CLKPOL = 0





图 20-19 MSB 对齐 16 位数据扩展到 32 位包帧，CLKPOL = 0



LSB 对齐标准

16 位或 32 位全精度帧格式下，LSB 对齐标准与 MSB 对齐标准相同。

图 20-20 LSB 对齐 16 位或 32 位全精度, CLKPOL = 0






图 20-21 LSB 对齐 24 位数据, CLKPOL = 0



如果 24 位数据需要打包成 32 位数据帧格式, 每帧数据传输时, CPU 需要读或写 SPI_DAT 寄存器 2 次。例如, 用户发送 24 位数据 0x95AA66, CPU 将先写 0xXX95 (仅低 8 位数据有效, 高 8 位数据没有意义, 可以是任何值) 进 SPI_DAT 寄存器, 然后再写 0xAA66 进 SPI_DAT 寄存器。如果用户接收 24 位数据 0x95AA66, CPU 将先读 SPI_DAT 寄存器得到 0x0095 (仅低 8 位数据有效, 高 8 位总是为 0), 然后再读 SPI_DAT 寄存器得到 0xAA66。

图 20-22 LSB 对齐 16 位数据扩展到 32 位包帧，CLKPOL = 0



如果 16 位数据需要打包进 32 位数据帧格式，每帧数据传输时，CPU 仅需要读或写 SPI_DAT 寄存器一次。扩展到 32 位数据的高 16 位被硬件设置为 0x0000，如果用户发送或接收 16 位数据 0x89C1（扩展到 32 位数是 0x000089C1）。发送过程中，高 16 位半字（0x0000）需要先写到 SPI_DAT 寄存器；一旦有效数据开始发送，下一个 TE 事件将产生。接收数据过程中，一旦设备接收到有效数据，RNE 事件将发生。这样，在 2 次读和写之间 CPU 将有更多时间，可以防止上溢或下溢的情况发生

PCM 标准

在 PCM 标准里，有短帧和长帧两种帧结构。用户可以设置 SPI_I2SCFG.PCMFSYNC 位选择帧结构。WS 信号指示帧同步信息。

用于同步长帧的 WS 信号是 13 位有效的；用于同步短帧的 WS 信号长度是 1 位。

数据接收和发送的处理标准和 I²S 飞利浦标准是一样的。

图 20-23 PCM 标准波形（16 位）






图 20-24 PCM 标准波形（16 位扩展到 32 位包帧）



20.4.2 时钟发生器

在主模式下，为了获得需要的音频频率，需要正确地对线性分频器进行设置。

图 20-25 I²S 时钟发生器结构



注：I²SxCLK 的时钟源是驱动 AHB 时钟的 HSI、HSE 或 PLL 系统时钟。

I²S 的比特率即确定了在 I²S 数据线上的数据流和 I²S 的时钟信号频率。


I²S 比特率 = 每个声道的比特数 × 声道数目 × 音频采样频率

对于一个具有左右声道和 16 位音频的信号，I²S 比特率计算如下：

$$I^2S \text{ 比特率} = 16 \times 2 \times F_s$$

如果包长为 32 位，则有：I²S 比特率 = 32 × 2 × F_s

图 20-26 音频采样频率定义



通过设置 SPI_I2SPREDIV.ODD_EVEN 位和 SPI_I2SPREDIV.LDIV 位，可以设置音频的采样信号频率。音频的采样频率可以是 96kHz、48kHz、44.1kHz、32kHz、22.05kHz、16kHz、11.025kHz 或者 8kHz（或任何此范围内的数值）。参照以下公式设置线性分频器：

$$\text{MCLKOEN} = 1, \text{CHBITS} = 0 \text{ 时, } F_s = I^2SxCLK / [(16 \times 2) \times ((2 \times LDIV) + ODD_EVEN) \times 8]$$

$$\text{MCLKOEN} = 1, \text{CHBITS} = 1 \text{ 时, } F_s = I^2SxCLK / [(32 \times 2) \times ((2 \times LDIV) + ODD_EVEN) \times 4]$$

$$\text{MCLKOEN} = 0, \text{CHBITS} = 0 \text{ 时, } F_s = I^2SxCLK / [(16 \times 2) \times ((2 \times LDIV) + ODD_EVEN)]$$

$$\text{MCLKOEN} = 0, \text{CHBITS} = 1 \text{ 时, } F_s = I^2SxCLK / [(32 \times 2) \times ((2 \times LDIV) + ODD_EVEN)]$$

可参照下表的时钟配置得到精确的音频频率。

表 20-2 使用 54M 系统时钟得到精确的音频频率

SYSCLK (MHz)	I ² S_LDIV		I ² S_ODD_EVEN		MCLK	期望值 F _s (Hz)	实际 F _s (Hz)		误差	
	16 位	32 位	16 位	32 位			16 位	32 位	16 位	32 位
48	8	4	0	0	without	96000	93750	93750	2.34%	2.34%
48	15	8	1	0	without	48000	48387.1	46875	0.81%	2.34%
48	17	8	0	1	without	44100	44117.65	44117.65	0.04%	0.04%
48	23	11	1	1	without	32000	31914.89	32608.7	0.27%	17.00%
48	34	17	0	0	without	22050	22058.82	22058.82	0.04%	0.04%
48	47	23	0	1	without	16000	15957.45	15957.45	0.27%	0.27%
48	68	34	0	0	without	11025	11029.41	11029.41	0.04%	0.04%
48	94	47	0	0	without	8000	7978.72	7978.72	0.27%	0.27%
48	1	1	0	0	yes	96000	93750	93750	2.34%	2.34%
48	2	2	0	0	yes	48000	46875	46875	2.34%	2.34%
48	2	2	0	0	yes	44100	46875	46875	6.29%	6.29%
48	3	3	0	0	yes	32000	31250	31250	2.34%	2.34%
48	4	4	1	1	yes	22050	20833.33	20833.33	5.51%	5.51%
48	6	6	0	0	yes	16000	15625	15625	2.34%	2.34%
48	8	8	1	1	yes	11025	11029.41	11029.41	0.04%	0.04%
48	11	11	1	1	yes	8000	8152.17	8152.17	1.90%	1.90%

20.4.3 I²S 发送接收流程

I²S 初始化流程

1. 用户可以设置 SPI_I2SPREDIV.LDIV[7:0]和 SPI_I2SPREDIV.ODD_EVEN 位配置相关的预分频和串行时

钟波特率:

2. 如果用户需要主设备提供主时钟 MCLK 给外部的 DAC/ADC 音频设备，设置 SPI_I2SPREDIV.MCLKOEN 位为 1。（根据不同的时钟输出，计算 LDIV 和 ODD_EVEN，见 20.4.2 章节）
3. 用户可以设置 SPI_I2SCFG 寄存器的 CLKPOL 位定义空闲时通讯时钟极性；用户可以设置 SPI_I2SCFG.MODSEL 位为 1 配置设备为 I²S 模式，且设置 SPI_I2SCFG.MODCFG[1:0]选择 I²S 的主从模式和传输方向（发送或接收）；设置 SPI_I2SCFG.STDSEL[1:0]选择相应的 I²S 标准（PCM 标准下，设置 PCMFSYNC 位选择同步模式）；设置 SPI_I2SCFG.TDATLEN[1:0]选择数据位数，通过 SPI_I2SCFG.CHBITS 位选择每个通道的数据位数。
4. 当用户需要使能中断或 DMA，配置操作和 SPI 一样。
5. 最后，设置 SPI_I2SCFG.I2SEN 位为 1 开始 I²S 通讯。

发送流程

主模式

当 I2S 工作在主模式下，CLK 引脚输出串行时钟，WS 引脚产生声道选择信号，设置 SPI_I2SPREDIV.MCLKOEN 位选择是否输出主时钟（MCLK）。

当数据写进发送缓存，发送过程开始。当前声道的数据并行从发送缓存传输到移位寄存器，SPI_STS.TE 标志位置 1。此时，另外一个声道的数据应该被写进 SPI_DAT 寄存器。通过 SPI_STS.CHSIDE 标志位，可以检查当前数据相应的声道。SPI_STS.CHSIDE 值当 SPI_STS.TE 标志位置 1 时更新。完整的数据帧包括左声道和右声道，并且设备不可以仅传输部分数据帧。当 SPI_STS.TE 标志位置 1，如果 SPI_CTRL2.TEINTEN 位置 1，则产生中断。写入数据的操作取决于选择的 I2S 标准。详见 20.4.1 章节

当用户要关闭 I2S 功能时，等待 SPI_STS.TE 标志位置 1 且 SPI_STS.BUSY 标志位为 0，然后清除 SPI_I2SCFG.I2SEN 位为 0。

从模式

从模式的发送过程和主模式相似。不同处如下：

当 I2S 工作在从模式，不需要配置时钟，并且 CLK 引脚和 WS 引脚和主设备的相应引脚连接。当外部的设备发送时钟信号，并且当 WS 信号要求数据传输时，发送过程开始。仅当从设备使能且数据已经写入 I2S 数据寄存器，外部的设备才可以开始通讯。

当代表下个数据传输的第一个时钟沿到达前，新数据还没有写进 SPI_DAT 寄存器，下溢产生，且 SPI_STS.UNDER 标志位置 1。如果 SPI_CTRL2.ERRINTEN 位置 1，中断产生，指示错误已经发生。

SPI_STS.CHSIDE 标志指示当前被发送的数据对应哪个声道，和主模式发送过程相比，在从模式，SPI_STS.CHSIDE 取决于外部主 I2S 设备的 WS 信号（WS 信号为 1 意味着左声道）。

接收流程

主模式

音频数据总是以 16 位包格式接收，根据配置的数据和声道长度，接收到的音频数据需要一次或两次传输到接收缓存。

当数据从移位寄存器传输到接收缓存，SPI_STS.RNE 标志位置 1，数据准备就绪可以从 SPI_DAT 寄存器读取，如果 SPI_CTRL2 寄存器的 RNEINTEN 位置 1，中断产生。读 SPI_DAT 寄存器清除 RNE 标志位。如果

之前的接收的数据没有读取，新的数据再次接收进来，上溢发生，OVER 标志位置 1，如果 SPI_CTRL2 寄存器的 ERRINTEN 位置 1，中断产生，指示错误已经发生。

通过 SPI_STS.CHSIDE 位，当前已经传输的数据对应的声道可以得到确认，当 SPI_STS.RNE 标志位置 1，SPI_STS.CHSIDE 值更新。

读数据的操作取决于选择的 I2S 标准，详见 20.4.1 章节。

当用户关闭 I2S 功能，不同的音频标准、数据长度、声道长度采用不同的步骤：

■ 如果数据长度是 16 位，声道长度是 32 位（SPI_I2SCFG.TDATLEN = 00, SPI_I2SCFG.CHBITS = 1），LSB 对齐标准（SPI_I2SCFG.STDSEL = 10）。

1. 等待倒数第二个 SPI_STS.RNE 标志位置 1；
2. 软件延时，等待 17 个 I²S 时钟；
3. 关闭 I²S（SPI_I2SCFG.I2SEN = 0）。

■ 如果数据长度是 16 位，声道长度是 32 位（SPI_I2SCFG.TDATLEN = 00, SPI_I2SCFG.CHBITS = 1），MSB 对齐标准（SPI_I2SCFG.STDSEL = 01），I²S 飞利浦标准（SPI_I2SCFG.STDSEL = 00）或 PCM 标准（SPI_I2SCFG.STDSEL = 11）

1. 等待最后一个 SPI_STS.RNE 标志位置 1；
2. 软件延时，等待 1 个 I²S 时钟；
3. 关闭 I²S（SPI_I2SCFG.I2SEN = 0）。

■ 其他的 SPI_I2SCFG.TDATLEN 和 SPI_I2SCFG.CHBITS 组合和 SPI_I2SCFG.STDSEL 选择的任意音频模式

1. 等待倒数第二个 SPI_STS.RNE 标志位置 1；
2. 软件延时，等待 1 个 I²S 时钟；
3. 关闭 I²S（SPI_I2SCFG.I2SEN = 0）。

从模式

从模式的接收过程和主模式的相似，不同处如下：

SPI_STS.CHSIDE 标志指示当前发送数据对应的哪个声道。和主模式接收流程相比，在从模式下，SPI_STS.CHSIDE 取决于外部主设备的 WS 信号。关闭 I2S 功能时，当 SPI_STS.RNE 标志位为 1 时清除 SPI_I2SCFG.I2SEN 位为 0。

20.4.4 状态标志位

SPI_STS 寄存器中有以下 4 个标志位，用以监视 I2S 总线的状态。

发送缓存空标志位（TE）

当发送缓存空，该标志位置 1，指示新数据可以写进 SPI_DAT 寄存器。当发送缓存非空，该标志位清 0。

接收缓存非空标志位（RNE）

当接收缓存非空，该标志位置 1，指示有效数据已经接收到接收缓存。当读取 SPI_DAT 寄存器，该标志位清 0。

忙标志位 (BUSY)

当传输开始，BUSY 标志位置 1，当传输结束后，BUSY 标志位硬件清 0（软件操作是无效的）。

主设备模式（SPI_I2SCFG.MODCFG = 11）下，在接收期间 BUSY 标志位被置 0。

当 I2S 模块关闭或传输完成，该标志位清 0。

在从机连续通讯模式，每个数据项传输之间，BUSY 标志位变低 1 个 I2S 时钟。因此，不要使用 BUSY 标志位处理每一个数据项的发送和接收

声道标志 (CHSIDE)

CHSIDE 位用来指示当前收发的数据所在的通道，在 PCM 标准下，这个标志位没有意义。

在发送模式下，该标志位当 TE 标志位置 1 时更新；在接收模式下，该标志位当 RNE 标志位置 1 时更新。在收发过程中，如果发生上溢 (OVER) 或下溢 (UNDER) 错误，该标志位无意义，需要将 I2S 关闭再打开。

20.4.5 错误标志位

SPI_STS 寄存器有 2 个错误标志位。

上溢标志位 (OVER)

当 RNE 标志位置 1，但是仍有数据发送到接收缓存，上溢错误将会发生，这时，OVER 标志置 1。如果用户使能相应的中断，中断将会产生。从这以后所有收到的数据将会丢失，SPI_DAT 寄存器仅保留之前未读的数据。

依次读 SPI_DAT 寄存器和 SPI_STS 寄存器，可以清除 OVER 标志位。

下溢标志位 (UNDER)

在从发送模式下，当发送数据的第一个时钟沿到达，如果发送缓存仍然是空的，UNDER 标志位置 1。如果用户使能相应的中断，中断将会产生。

读 SPI_STS 寄存器清除 UNDER 位。

20.4.6 I²S 中断

所有 I²S 中断如下表所列。

表 20-3 I²S 中断请求

中断事件	事件标志位	使能控制位
发送缓存空标志	TE	TEINTEN
接收缓存非空标志	RNE	RNEINTEN
下溢标志位	UNDER	ERRINTEN
上溢标志位	OVER	

20.4.7 DMA 功能

工作在 I2S 模式，不需要数据传输保护功能，因此不需要支持 CRC，其他的 DMA 的功能与 SPI 模式是一样的。

20.5 SPI 和 I2S 寄存器描述

20.5.1 SPI 寄存器总览

表 20-4 SPI 寄存器总览

Offset	Register	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0											
000h	SPI_CTRL1	Reserved														BIDIRMODE	BIDIROEN	CRCEN	CRCNEXT	DATFF	RONLY	SSMEN	SSEL	LSBFF	SPIEN	BR[2:0]			MSEL	CLKPOL	CLKPHA													
	Reset Value															0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
004h	SPI_CTRL2	Reserved																					TEINTEN	RNEINTEN	ERRINTEN	Reserved			SSOEN	TDMAEN	RDMAEN													
	Reset Value																						0	0	0				0	0	0	0	0	0										
008h	SPI_STS	Reserved																					BUSY	OVER	MODERR	CRCERR	UNDER	CHSIDE	TE	RNE														
	Reset Value																						0	0	0	0	0	0	0	0	0	0	1	0										
00Ch	SPI_DAT	Reserved														DAT[15:0]																												
	Reset Value															0 0																												
010h	SPI_CRCPOLY	Reserved														CRCPOLY[15:0]																												
	Reset Value															0 1 1 1																												
014h	SPI_CRCRDAT	Reserved														CRCRDAT[15:0]																												
	Reset Value															0 0																												
018h	SPI_CRCTDAT	Reserved														CRCTDAT[15:0]																												
	Reset Value															0 0																												
01Ch	SPI_I2SCFG	Reserved														MODSEL	ESEN	MODCFG [1:0]		PCMF5YNC	Reserved		STDSEL [1:0]	CLKPOL	TDATLEN [1:0]	CHBITS																		
	Reset Value															0	0	0	0	0	Reserved		0	0	0	0	0																	
020h	SPI_I2SPREDIV	Reserved														MCLKOEN	ODD_EVEN	LDIV[7:0]																										
	Reset Value															0	0	0 0																										

20.5.2 SPI 控制寄存器 1 (SPI_CTRL1) (I²S 模式下不使用)

地址偏移: 0x00

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	3	2	1	0
BIDIRMODE	BIDIROEN	CRCEN	CRCNEXT	DATFF	RONLY	SSMEN	SSEL	LSBFF	SPIEN	BR[2:0]		MSEL	CLKPOL	CLKPHA
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw		rw	rw	rw

位域	名称	描述
15	BIDIRMODE	双向数据模式使能 0: 选择“双线双向”模式; 1: 选择“单线双向”模式。 <i>注意: 不能用在 I²S 模式。</i>

位域	名称	描述
14	BIDIROEN	双向模式下输出使能 0: 输出禁止（仅接收模式）。 1: 输出使能（仅发送模式）。 在主机模式下，“单线”数据线是 MOSI 引脚，在从机模式下，“单线”数据线是 MISO 引脚。 <i>注意：不能用在 PS 模式。</i>
13	CRCEN	硬件 CRC 校验使能 0: 禁止 CRC 计算； 1: 启动 CRC 计算。 该位只能用于全双工模式。 <i>注意：只有在禁止 SPI 时（SPI_CTRL1.SPIEN = 0），才能写该位，否则出错。</i> <i>注意：不能用在 PS 模式。</i>
12	CRCNEXT	下一个发送 CRC 0: 下一个发送的值来自发送缓存。 1: 下一个发送的值来自发送 CRC 寄存器。 <i>注意：在 SPI_DAT 寄存器写入最后一个数据后应马上设置该位。</i> <i>注意：不能用在 PS 模式。</i>
11	DATFF	数据帧格式 0: 使用 8 位数据帧格式进行发送/接收； 1: 使用 16 位数据帧格式进行发送/接收。 <i>注意：只有当 SPI 禁止（SPI_CTRL1.SPIEN = 0）时，才能写该位，否则出错。</i> <i>注意：不能用在 PS 模式。</i>
10	RONLY	仅接收模式 该位和 BIDIRMODE 位一起决定双线单向模式的传输方向。在多个从设备的应用场景，该位仅被访问的从设备置 1，仅被访问的从设备可以输出，从而避免数据线冲突。 0: 全双工（发送和接收模式）。 1: 输出禁能（仅接收模式）。 <i>注意：不能用在 PS 模式。</i>
9	SSMEN	软件从设备管理 当 SSMEN 被置位时，NSS 引脚上的电平由 SSEL 位的值决定。 0: 禁止软件从设备管理； 1: 启用软件从设备管理。 <i>注意：不能用在 PS 模式。</i>
8	SSEL	内部从设备选择 该位仅在 SSMEN 位置 1 时有意义。它决定了 NSS 电平，且 NSS 引脚的 I/O 操作无效。 <i>注意：不能用在 PS 模式。</i>
7	LSBFF	帧格式 0: 先发送 MSB。 1: 先发送 LSB。 <i>注意：通讯过程中该位不能被改变。</i> <i>注意：不能用在 PS 模式。</i>
6	SPIEN	SPI 使能 0: 禁能 SPI 模块。

位域	名称	描述
		1: 使能 SPI 模块。 <i>注意: 不能用在 PS 模式。</i> <i>注意: 当关闭 SPI 设备时, 请遵循 20.3.4 的流程操作。</i>
5:3	BR[2:0]	波特率控制 000: fPCLK/2 001: fPCLK/4 010: fPCLK/8 011: fPCLK/16 100: fPCLK/32 101: fPCLK/64 110: fPCLK/128 111: fPCLK/256 <i>注意: 当通信正在进行的时候, 不能修改这些位。</i> <i>注意: 不能用在 PS 模式。</i>
2	MSEL	主设备选择 0: 配置为从设备; 1: 配置为主设备。 <i>注意: 当通信正在进行的时候, 不能修改该位。</i> <i>注意: 不能用在 PS 模式。</i>
1	CLKPOL	时钟极性 0: 空闲状态时, SCLK 保持低电平; 1: 空闲状态时, SCLK 保持高电平。 <i>注意: 当通信正在进行的时候, 不能修改该位。</i> <i>注意: 不能用在 PS 模式。</i>
0	CLKPHA	时钟相位 0: 第一个时钟沿采样数据 1: 第二个时钟沿采样数据。 <i>注意: 当通信正在进行的时候, 不能修改该位。</i> <i>注意: 不能用在 PS 模式。</i>

20.5.3 SPI 控制寄存器 2 (SPI_CTRL2)

地址偏移: 0x04

复位值: 0x0000

15	8	7	6	5	4	3	2	1	0	
Reserved								SSOEN	TDMAEN	RDMAEN
								rw	rw	rw

位域	名称	描述
15:8	Reserved	保留, 必须保持复位值
7	TEINTEN	发送缓存空中断使能 0: 禁止 TE 中断; 1: 允许 TE 中断, 当 SPI_STS.TE 标志置位为 '1' 时产生中断请求。

位域	名称	描述
6	RNEINTEN	接收缓存非空中断使能 0: 禁止 RNE 中断; 1: 允许 RNE 中断, 当 SPI_STS.RNE 标志置位时产生中断请求。
5	ERRINTEN	错误中断使能 当错误 (CRCERR、OVER、MODERR) 产生时, 该位控制是否产生中断 0: 禁止错误中断; 1: 允许错误中断。
4:3	Reserved	保留, 必须保持复位值
2	SSOEN	NSS 输出使能 0: 禁止在主模式下 NSS 输出, 该设备可以工作在主设备模式; 1: 设备开启时, 开启主模式下 NSS 输出, 该设备不能工作在主设备模式。 <i>注意: 不能用于 PS 模式。</i>
1	TDMAEN	发送缓存 DMA 使能 当该位被设置时, TE 标志一旦被置位就发出 DMA 请求 0: 禁止发送缓存 DMA; 1: 启动发送缓存 DMA。
0	RDMAEN	接收缓存 DMA 使能 当该位被设置时, RNE 标志一旦被置位就发出 DMA 请求 0: 禁止接收缓存 DMA; 1: 启动接收缓存 DMA。

20.5.4 SPI 状态寄存器 (SPI_STS)

地址偏移: 0x08

复位值: 0x0002

15	8	7	6	5	4	3	2	1	0		
Reserved				BUSY	OVER	MODERR	CRCERR	UNDER	CHSIDE	TE	RNE
				r	r	r	rc_w0	r	r	r	r


位域	名称	描述
15:8	Reserved	保留, 必须保持复位值。
7	BUSY	忙标志 0: SPI 不忙; 1: SPI 正忙于通信, 或者发送缓冲非空。 该位由硬件置位或者复位。 <i>注意: 使用这个标志时需要特别注意, 详见第 20.3.3 章节和第 20.3.4 章节。</i>
6	OVER	溢出标志 0: 没有出现溢出错误; 1: 出现溢出错误。 该位由硬件置位, 由软件序列复位。关于软件序列的详细信息, 参考 20.4.5 节。

位域	名称	描述
5	MODERR	模式错误 0: 没有出现模式错误; 1: 出现模式错误。 该位由硬件置位, 由软件序列复位。关于软件序列的详细信息, 参考 20.3.7 节。 <i>注意: 不能用于 PS 模式。</i>
4	CRCERR	CRC 错误标志 0: 收到的 CRC 值和 SPI_CRCRDAT 寄存器中的值匹配; 1: 收到的 CRC 值和 SPI_CRCRDAT 寄存器中的值不匹配。 该位由硬件置位, 由软件写 ‘0’ 而复位。 <i>注意: 不能用于 PS 模式。</i>
3	UNDER	下溢标志位 0: 未发生下溢; 1: 发生下溢。 该标志位由硬件置 ‘1’, 由一个软件序列清 ‘0’, 详见 20.4.5 节。 <i>注意: 不能用于 SPI 模式。</i>
2	CHSIDE	声道 0: 需要传输或者接收左声道; 1: 需要传输或者接收右声道。 <i>注意: 不能用于 SPI 模式。PCM 模式是没有意义的。</i>
1	TE	发送缓冲为空 0: 发送缓冲非空; 1: 发送缓冲为空。
0	RNE	接收缓冲非空 0: 接收缓冲为空; 1: 接收缓冲非空。

20.5.5 SPI 数据寄存器 (SPI_DAT)

地址偏移: 0x0C

复位值: 0x0000




位域	名称	描述
15:0	DAT[15:0]	数据寄存器 待发送或者已经收到的数据 数据寄存器对应两个缓存: 一个用于写 (发送缓存); 另外一个用于读 (接收缓存)。写操作将数据写到发送缓存; 读操作将返回接收缓存里的数据。 对 SPI 模式的注释: 根据 SPI_CTRL1.DATFF 位对数据帧格式的选择, 数据的发送和接收可以是 8 位或者 16 位的。为保证正确的操作, 需要在启用 SPI 之前就确定好数据帧格式。 对于 8 位的数据, 缓冲器是 8 位的, 发送和接收时只会用到 SPI_DAT[7:0]。在接收时,

位域	名称	描述
		SPI_DAT[15:8]被强制为0。 对于16位的数据，缓冲器是16位的，发送和接收时会用到整个数据寄存器，即SPI_DAT[15:0]。

20.5.6 SPI CRC 多项式寄存器 (SPI_CRCPOLY) (I²S 模式下不使用)

地址偏移: 0x10

复位值: 0x0007




位域	名称	描述
15:0	CRCPOLY [15:0]	CRC 多项式寄存器 该寄存器包含了 CRC 计算时用到的多项式。 其复位值为 0x0007，根据应用可以设置其他数值。 <i>注意：不能用于 I²S 模式。</i>

20.5.7 SPI Rx CRC 寄存器 (SPI_CRCRDAT) (I²S 模式下不使用)

地址偏移: 0x14

复位值: 0x0000




位域	名称	描述
15:0	CRCRDAT	接收 CRC 寄存器 在启用 CRC 计算时，CRCRDAT[15:0]中包含了依据收到的字节计算的 CRC 数值。当在 SPI_CTRL1.CRCEN 位写入 '1' 时，该寄存器被复位。CRC 计算使用 SPI_CRCPOLY 中的多项式。 当数据帧格式被设置为 8 位时，仅低 8 位参与计算，并且按照 CRC8 的方法进行；当数据帧格式为 16 位时，寄存器中的所有 16 位都参与计算，并且按照 CRC16 的标准。 <i>注意：当 BUSY 标志为 '1' 时读该寄存器，将可能读到不正确的数值。</i> <i>注意：不能用于在 I²S 模式。</i>

20.5.8 SPI Tx CRC 寄存器 (SPI_CRCTDAT)

地址偏移: 0x18

复位值: 0x0000




位域	名称	描述
15:0	CRCTDAT	发送 CRC 寄存器 在启用 CRC 计算时，CRCTDAT[15:0]中包含了依据将要发送的字节计算的 CRC 数值。 当在 SPI_CTRL1 中的 CRCEN 位写入 ‘1’ 时，该寄存器被复位。CRC 计算使用 SPI_CRCPOLY 中的多项式。 当数据帧格式被设置为 8 位时，仅低 8 位参与计算，并且按照 CRC8 的方法进行；当数据帧格式为 16 位时，寄存器中的所有 16 个位都参与计算，并且按照 CRC16 的标准。 <i>注意：当 BUSY 标志为 ‘1’ 时读该寄存器，将可能读到不正确的数值。</i> <i>注意：不能用于在 PS 模式。</i>

20.5.9 SPI_I²S 配置寄存器 (SPI_I²SCFG)

地址偏移: 0x1C

复位值: 0x0000




位域	名称	描述
15:12	Reserved	保留，必须保持复位值。
11	MODSEL	I ² S 模式选择 0: 选择 SPI 模式； 1: 选择 I ² S 模式。 <i>注意：该位仅当 SPI 或 PS 关闭时可设置。</i>
10	I2SEN	I ² S 使能 0: 关闭 I ² S； 1: I ² S 使能。 <i>注意：不能用于 SPI 模式。</i>
9:8	MODCFG	I ² S 模式设置 00: 从设备发送； 01: 从设备接收； 10: 主设备发送； 11: 主设备接收。 <i>注意：该位仅当 PS 关闭时可设置。</i> <i>注意：不能用于 SPI 模式。</i>
7	PCMFSYNC	PCM 帧同步 0: 短帧同步； 1: 长帧同步。 <i>注意：该位仅当 SPI_I2SCFG.STDSEL = 11 (PCM 标准使用) 有意义。</i> <i>注意：不能用于 SPI 模式。</i>

位域	名称	描述
6	Reserved	保留，必须保持复位值。
5:4	STDSEL	I ² S 标准选择 00: I ² S 飞利浦标准； 01: 高字节对齐标准（左对齐）； 10: 低字节对齐标准（右对齐）； 11: PCM 标准。 详见 20.4.1 章节 <i>注意：为正确操作，该位仅在 I²S 关闭时设置</i> <i>注意：不能用于 SPI 模式。</i>
3	CLKPOL	静止时钟极性 0: I ² S 时钟静止态为低电平； 1: I ² S 时钟静止态为高电平。 <i>注意：为正确操作，该位仅在 I²S 关闭时设置</i> <i>注意：不能用于 SPI 模式。</i>
2:1	TDATLEN	待传输数据长度 00: 16 位数据长度； 01: 24 位数据长度； 10: 32 位数据长度； 11: 不允许。 <i>注意：为正确操作，该位仅在 I²S 关闭时设置</i> <i>注意：不能用于 SPI 模式。</i>
0	CHBITS	声道长度（每个音频声道的数据位数） 0: 16 位宽； 1: 32 位宽。 仅当 TDATLEN = 00 时，该位的写操作才有意义，否则，声道长度都由硬件固定为 32 位。 <i>注意：为正确操作，该位仅在 I²S 关闭时设置</i> <i>注意：不能用于 SPI 模式。</i>

20.5.10 SPI_I²S 预分频寄存器（SPI_I2SPREDIV）

地址偏移：0x20

复位值：0x0002



位域	名称	描述
15:10	Reserved	保留，必须保持复位值。
9	MCLKOEN	主时钟输出使能 0: 关闭主设备主时钟输出； 1: 主时钟输出使能。 <i>注意：为正确操作，该位仅在 I²S 关闭时设置，该位仅用于 I²S 主模式，不能用于 SPI 模</i>

位域	名称	描述
		式。
8	ODD_EVEN	奇系数预分频 0: 实际频率分频系数 = LDIV × 2; 1: 实际频率分频系数 = (LDIV × 2) + 1。 详见 20.4.2 章节 <i>注意: 为正确操作, 该位仅在 I²S 关闭时设置, 该位仅用于 I²S 主模式, 不能用于 SPI 模式。</i>
7:0	LDIV	I ² S 线性预分频 禁止设置 LDIV [7:0] = 0 或 LDIV [7:0] = 1 详见 20.4.2 章节 <i>注意: 为正确操作, 该位仅在 I²S 关闭时设置, 该位仅用于 I²S 主模式, 不能用于 SPI 模式。</i>

21 实时时钟（RTC）

21.1 简介

- 实时时钟（RTC）是一个独立的 BCD 定时器/计数器
- 软件支持夏令时补偿
- 可编程周期性自动唤醒定时器
- 两个编程闹钟
- 两个 32 位寄存器包含编程闹钟、时、分、秒、年、月、日（几号）、星期（星期几）
- 两个独立的 32 位寄存器包含编程闹钟、亚秒
- 数字精密校准功能
- 参考时钟检测：一个更加精确的外部时钟源（50 或 60Hz）能够用于改进日历精度
- 两个可配置滤波和内部上拉的入侵检测事件
- 时间戳功能
- 多个中断/事件唤醒源，包括闹钟 A、闹钟 B、唤醒定时器、时间戳、入侵
- 自动执行 28、29（闰年）、30 和 31 天的月补偿
- 只要 RTC 启用并且电压保持在工作范围内，RTC 就不会停止，无论设备状态如何（RUN、LP RUN、SLEEP、STOP 状态）
- 支持从支持低功耗模式（SLEEP 模式、STOP 模式）下唤醒 MCU

21.2 主要特性


特性	描述
时钟	RTC 时钟可以从 LSI、LSE 和 HSE 中分频出来，分别是 30KHz、32.768KHz 和 HSE/128
日历	日历分亚秒、秒、分钟、小时(12 或 24 格式)、天(星期几)、日期(日)、月和年。这些数据都保存在 APB 模块中影子寄存器中。
唤醒定时器	输出寄存器 RTC_OUT 可以配置为发送唤醒事件到 GPIO，同时我们可以选择中断/事件来唤醒 CPU 的 SLEEP、STOP 模式。
闹钟	可编程闹钟与中断功能。可以通过日历字段的任何组合触发闹钟。闹钟可以通过 RTC_OUT 配置输出到 GPIO，也可以唤醒 CPU 在匹配发生时从 SLEEP、STOP 模式中唤醒。

特性	描述
入侵	2 个入侵检测逻辑是系统唤醒的一个来源，如果入侵事件发生在其中一个输入线。它也是对 LP 定时器进行硬件触发的一个来源
时间戳	GPIO 事件可触发保存时间戳功能。它是唤醒系统从低功耗模式的来源。另外，入侵事件可以是时间戳事件的来源。
中断/事件	Alarm A/Alarm B 中断/事件 时间戳中断/事件 唤醒中断/事件 入侵中断/事件

21.3 功能描述

21.3.1 RTC 框图

图 21-1 RTC 框图



RTC 包括以下模块：

- Alarm A 和 Alarm B 事件/中断
- 时间戳事件/中断
- 入侵事件/中断
- RTC 输出功能：
 - ◆ 256 Hz 或者 1Hz 时钟输出(当 LSE 频率是 32.768 kHz)
 - ◆ 闹钟输出（极性可配置），闹钟 A 和闹钟 B 可选
 - ◆ 自动唤醒输出（极性可配置）
- RTC 输入功能：
 - ◆ 时间戳事件检测

- ◆ 50 或者 60Hz 参考时钟输入
- ◆ 入侵事件检测

21.3.2 RTC 控制的 GPIO

时间戳输入来自 IOM（映射到 PC13）或者 EXTI 模块，如果是 EXTI 模块，具体请参考时间戳触发源选择 (EXTI_TS_SEL)。

RTC_OUT（闹钟、唤醒事件或者校准输出（256Hz 或者 1Hz））映射到 PC13，不管 PC13 GPIO 是什么配置，PC13 的引脚配置由 RTC 控制为输出。

PC13 引脚被用作 TAMPER1 入侵检测引脚，PA0 引脚被用作 TAMPER2 入侵检测引脚，

PA10 和 PB15 能够被用作 RTC_REFCLKIN 参考时钟输入引脚。

21.3.3 RTC 寄存器写保护

复位后，所有的 RTC 寄存器（除 RTC_CTRL，RTC_TMP_CFG，RTC_INITSTS[13:8]之外）都是写保护的，所有的 RTC 写保护寄存器需要按如下步骤去解锁写保护：

- 将 0xCA 写入 RTC_WRP 寄存器
- 将 0x53 写入 RTC_WRP 寄存器

在解锁这些寄存器后，不能重新使能写保护除非 RTC 被软件复位或者重新上电。解锁机制只检查 RTC_WRP 寄存器的写操作。在解锁过程中、解锁前、解锁后，对其他寄存器的写操作不会影响解锁结果。

21.3.4 RTC 时钟和预分频

RTC 时钟源：

- LSE 时钟
- LSI 时钟
- HSE/128 时钟

为了降低功耗，将预分频器分为异步预分频器和同步预分频器。如果同时使用两个预分频器，建议异步预分频器的值尽可能大。

- 7 位异步预分频器由 RTC_PRE.DIVA[6:0] 位控制
- 15 位同步预分频器由 RTC_PRE.DIVS[14:0] 位控制

f_{ck_apre} 和 f_{ck_spre} 公式如下：

$$f_{ck_apre} = \frac{f_{RTCCLK}}{RTC_PRE.DIVA[6:0]+1}$$

$$f_{ck_spre} = \frac{f_{RTCCLK}}{(RTC_PRE.DIVS[14:0]+1)*(RTC_PRE.DIVA[6:0]+1)}$$

ck_apre 时钟用于对 RTC_SUBS 亚秒递减计数器提供时钟。当到达 0 时，用 RTC_PRE.DIVS[14:0] 的值重新加载 RTC_SUBS。

21.3.5 RTC 日历

这里有三个影子寄存器，分别是 RTC_DATE、RTC_TSH 和 RTC_SUBS。RTC 时间和日期寄存器可以通过影子寄存器访问。也可以直接访问，以避免等待同步时间。这三个影子寄存器如下：

- RTC_DATE：设置和读取日期
- RTC_TSH：设置和读取时间
- RTC_SUBS：读取亚秒

每隔两个 RTCCLK 周期之后，将当前的日历值复制到影子寄存器中，并将 RTC_INITSTS.RSYF 位置为 1。此过程在低功耗(停机)模式下不执行。当退出这些模式时，影子寄存器在 2 个 RTCCLK 周期后更新值。

默认情况下，当用户尝试访问日历寄存器时，它将访问影子寄存器的内容。用户可以通过设置 RTC_CTRL.BYPS 位直接访问日历寄存器。

当 RTC_CTRL.BYPS=0，日历从影子寄存器获取值，当读 RTC_SUBS、RTC_TSH 或 RTC_DATE 寄存器时，有必要确保 APB1 时钟的频率(f_{APB1})至少 7 倍于 RTC 时钟频率(f_{RTCCLK})，而且不允许出现 APB1 时钟频率低于 RTC 时钟频率的情况。系统复位将复位影子寄存器。

注意：如果配置了亚秒匹配中断，可能不会产生第一个亚秒匹配中断，后续的亚秒匹配中断正常，可以忽略第一个亚秒匹配中断。

21.3.6 日历初始化和配置

预分频值和日历值可通过以下步骤进行初始化：

- 通过设置 RTC_INITSTS.INITM 位为 1 进入初始模式，然后等待 RTC_INITSTS.INITF 位被置 1
- 设置 RTC_PRE.DIVS[14:0] 和 RTC_PRE.DIVA[6:0] 位
- 写入初始日历值，包括时间和日期到影子寄存器 (RTC_TSH 和 RTC_DATE)，通过 RTC_CTRL.HFMT 位配置时间格式 (12 小时或 24 小时制)
- 通过清除 RTC_INITSTS.INITM 位退出初始化模式

日历计数器的值将在 4 个 RTCCLK 时钟周期后自动从影子寄存器加载，然后重新启动日历计数器。

注意：RTC 进入初始化模式前，需保证 RTC_SUBS.SS[15:0] 的值不小于 2 且不等于 RTC_PRE.DIVS[14:0]，需要读一下 RTC_DATE 寄存器。

21.3.7 日历读取

1. 当 RTC_CTRL.BYPS=0 时读取日历

如果 RTC_CTRL.BYPS=0，则从影子寄存器读取日历值。为了正确读取 RTC 日历寄存器(RTC_SUBS, RTC_TSH 和 RTC_DATE)，APB1 时钟频率必须设置为大于 RTC 时钟频率的 7 倍。在任何情况下，APB1 时钟频率都不能小于 RTC 时钟频率。

如果 APB1 时钟频率不大于或不等于 RTC 时钟频率的 7 倍，请参考下面的步骤读取日历值：

- 读取 RTC_SUBS、RTC_TSH 和 RTC_DATE 值两次

- 比较两次读到的数据，如果相等，则认为读到的数据是正确的，如果不相等，需要读第三次数据
- 第三次读到的数据可以认为是正确的

影子寄存器(RTC_SUBS, RTC_TSH 和 RTC_DATE)每两个 RTCCLK 周期更新一次。如果用户希望在短时间内(小于两个 RTCCLK 周期)读取日历值，则第一次读取后必须软件清除 RTC_INITSTS.RSYF 位。

在一些情况下，在读取日历之前需要等待 RTC_INITSTS.RSYF 位被置 1。

- 从低功耗模式(停机模式)唤醒后，清除 RTC_INITSTS.RSYF 位，然后等待 RTC_INITSTS.RSYF 位重新置 1。
- 系统复位。
- 日历完成初始化。
- 日历完成同步。

2. 当 RTC_CTRL.BYPS=1 时读取日历

如果 RTC_CTRL.BYPS=1，直接从日历计数器中读取日历值。这种配置的优点是，从低功耗模式唤醒后读取日历值没有延迟，缺点是 RTC_SUBS、RTC_TSH 和 RTC_DATE 的这些数据可能不是同一时刻的。

为了保证读取的日历值的正确性，需要分别读取 RTC_SUBS、RTC_TSH 和 RTC_DATE 两次，然后对两次读取的数据进行比较，如果两者相等，则认为读取的数据是正确的。

注意：读 RTC_SUBS 和 RTC_TSH 后，需要最后读一下 RTC_DATE 寄存器。

21.3.8 校准时钟输出

当 RTC_CTRL.COEN 位置 1，PC13 引脚将输出校准时钟。如果 RTC_CTRL.CALOSEL= 0 和 RTC_PRE.DIVA[6:0] = 0x7F, RTC_CALIB 频率结果为 $f_{RTCCLK} / RTC_PRE.DIVA[6:0]$ 。当 RTCCLK 频率为 32.768 kHz 时，校准输出 256Hz。由于下降沿有轻微的抖动，建议使用上升沿。

当 RTC_CTRL.CALOSEL=1，" RTC_PRE.DIVS[14:0]+1"是 256 的非零整数倍，RTC_CALIB 频率由公式 $f_{RTCCLK} / (256 * (DIVA+1))$ 给出。当 RTCCLK 频率为 32.768 kHz 和 RTC_PRE.DIVA[6:0] = 0x7F 时，校准输出 1Hz。

注意：当选择 RTC_CALIB 或 RTC_ALARM 输出时，RTC_OUT 引脚(PC13)被自动配置为输出。

21.3.9 可编程闹钟

RTC 有 2 个可编程闹钟：闹钟 A 和闹钟 B。

通过 RTC_CTRL.ALxEN 位可以使能或关闭 RTC 闹钟。如果 Alarm 值与日历值相匹配，则 RTC_INITSTS.ALxF 标志被置 1。如果 RTC_CTRL.ALxIEN 使能，可以选择任意日历字段来触发闹钟中断。

闹钟输出：当 RTC_CTRL.OUTSEL[1:0]配置后，闹钟 A 和闹钟 B 可以映射到 RTC_ALxRM 输出，可以通过 RTC_CTR.OPOL 配置输出极性。

注意：当秒字段被选择(RTC_ALARMx.MASK1 位复位)，RTC_PRE.DIVS[14:0]必须大于 3，以保证正确操作。

21.3.10 闹钟配置

闹钟 A 和闹钟 B 配置步骤如下：

- 通过清除 RTC_CTRL.ALAEN/RTC_CTRL.ALBEN 位失能闹钟 A/闹钟 B
- 配置闹钟 x 寄存器 (RTC_ALRMxSS/RTC_ALARMx)
- 通过设置 RTC_CTRL.ALAEN/RTC_CTRL.ALBEN 位为 1 使能闹钟 A/闹钟 B 中断（这一步根据需要添加）
- 通过设置 RTC_CTRL.ALAEN/ RTC_CTRL.ALBEN 位为 1 使能闹钟 A/闹钟 B

21.3.11 闹钟输出

当 RTC_CTRL.OUTSEL[1:0] != 0, RTC_ALARM 输出功能激活。根据 RTC_CTRL.OUTSEL(1:0)的值选择闹钟 A 输出、闹钟 B 输出或者唤醒输出。

RTC_CTRL.OPOL 位控制闹钟 A、闹钟 B 或唤醒输出的极性。

选择 RTC_CALIB 或 RTC_ALARM 输出时, RTC_OUT 引脚 (PC13) 会自动配置为开漏输出。

21.3.12 周期性自动唤醒

16 位可编程自动加载计数器可以在达到 0 时产生周期性唤醒标志。它也可以将唤醒定时器的范围扩展到 17 位。通过设置 RTC_CTRL.WTEN 可以启用定时自动唤醒功能。

可以选择两种唤醒输入时钟源:

- 2、4、8 或 16 分频的 RTC 时钟 (RTCCLK)。

假设 RTCCLK 来自 LSE (32.768KHz), 在分辨率到 61us 的情况下, 可以配置唤醒中断周期为 122us ~ 32s。

- 内部时钟 ck_spre.

假设 ck_spre 频率为 1Hz, 可用唤醒时间范围为 2s ~ 36h, 分辨率为 1 秒

- ◆ 当 RTC_CTRL.WKUPSEL [2:0] = 10x, 周期范围为 2s 到 18h

- ◆ 当 RTC_CTRL.WKUPSEL [2:0] = 11x, 周期范围为 18h 到 36h.

当 RTC_CTRL.WTEN 位设置为 1 之后, 向下计数器正在运行, 当它达到 0 时, RTC_INITSTS.WTF 位会被置 1, 通过设置 RTC_CTRL.WTIEN 位为 1, 当周期性唤醒中断被启用触发时, 设备可以退出低功耗模式。

周期性唤醒输出: 当 RTC_CTRL.OUTSEL[1:0]选择周期性唤醒后可以映射到 RTC_ALxRM 输出, 自动将 RTC_OUT 引脚(PC13)配置为输出, 输出极性可由 RTC_CTRL.OPOL 配置。

21.3.13 唤醒定时器配置

唤醒计时器自动重新加载值配置如下:

- 通过清除 RTC_CTRL.WTEN 关闭唤醒定时器, 然后等待 RTC_INITSTS.WTWF 标志位被置 1
- 通过设置 RTC_CTRL.WKUPSEL[2:0]选择唤醒定时器时钟
- 通过设置 RTC_CTRL.WKUPT[15:0]配置唤醒自动重加载值
- 通过设置 RTC_CTRL.WTIEN 位使能唤醒中断 (此步可根据需要选择)
- 通过设置 RTC_CTRL.WTEN 位开启唤醒定时器

21.3.14 时间戳功能

时间戳可以通过将 `RTC_CTRL.TSEN` 位设置为 1 来启用。当在 `RTC_TS` 引脚上检测到时间戳事件时，该事件的日历值将存储在时间戳寄存器（`RTC_TSSS`、`RTC_TST`、`RTC_TSD`）中，并且 `RTC_INITSTS.TISF` 位被设置为 1。如果 `RTC_CTRL.TSIEN` 设置为 1，则时间戳事件可以产生中断。如果在 `RTC_INITSTS.TISF` 已经设置为 1 时检测到新的时间戳事件，则硬件将 `RTC_INITSTS.TISOVF` 标志设置为 1，并且时间戳寄存器（`RTC_TST` 和 `RTC_TSD`）将继续保存前一个事件的值，这意味着当 `RTC_INITSTS.TISF=1` 时，时间戳寄存器（`RTC_TST` 和 `RTC_TSD`）数据不会改变。

在同步过程引起的时间戳事件再次发生后，`RTC_INITSTS.TISF` 在 2 个 `RTC_CLK` 周期内设置为 1。`RTC_INITSTS.TISOVF` 的生成没有延迟。这意味着如果两个时间戳事件非常接近，这可能导致 `RTC_INITSTS.TISOVF` 为“1”而 `RTC_INITSTS.TISF` 为“0”。因此，在检测到 `RTC_INITSTS.TISF` 为“1”后，再检测 `RTC_INITSTS.TISOVF` 位。当 `RTC_TMPCFG.TPTS` 位设置为 1 时，入侵事件可以触发时间戳事件。

如果启用时间戳事件，时间戳将在时间戳寄存器中捕获读取的日历。当入侵事件和时间戳事件都启用时，入侵事件也会导致时间戳捕获。时间戳事件可以在 `EXTI` 选择的 16 个 `GPIO` 端口中的任何一个上生成。通过设置相应的 `EXTI_TS_SEL.TSSEL[3:0]` 位来选择任一端口的 `GPIO` 引脚。

21.3.15 入侵检测

共有两个入侵检测引脚，`RTC_TAMP1` 引脚为 `PC13`，`RTC_TAMP2` 引脚为 `PA0`。`RTC_TAMPx` 引脚可用作入侵事件检测功能输入引脚。有两种检测模式，边缘检测模式和可配置滤波功能的电平检测模式。

当检测到 `RTC_TAMPx` 事件时，如果 `RTC_TMPCFG.TPxNOE=0`，则 `RTC_BKP(1~20)` 寄存器将被擦除。

入侵检测初始化

共有三个入侵检测引脚，每个引脚都可以独立配置。用户需要在设置 `RTC_TMPCFG.TPxEN` 位之前配置入侵检测。当入侵检测使能后检测到入侵事件时，如果 `RTC_TMPCFG.TPxINTEN` 位置 1，则入侵事件可以产生中断并且 `RTC_INITSTS.TAMxF` 位将被置 1。

当 `RTC_INITSTS.TAMxF` 设置为 1 时，无法检测到同一引脚上的新入侵事件。

入侵事件的时间戳

当 `RTC_INITSTS.TPTS` 设置为 1 时，任何入侵事件都可能触发时间戳事件，并且 `RTC_INITSTS.TISF` 位和 `RTC_INITSTS.TISOVF` 位将被设置为正常的时间戳事件。

入侵输入的边缘检测

当 `RTC_TMPCFG.TPFLT[1:0]` 位设置为 0 时，入侵检测设置为边沿检测，上升沿或下降沿之一由 `RTC_TMPCFG.TPxTRG` 位控制。当检测到相应的边沿时，`RTC_TAMPx` 引脚将产生一个入侵检测事件。

使用边沿检测时，为保证入侵事件检测使能后产生有效边沿，建议使能后立即通过软件检查入侵引脚电平；当 `RTC_TMPCFG.TPFLT[1:0] = 0` 且 `RTC_TMPCFG.TPxTRG = 0` 时，如果启用入侵，如果在检测前入侵输入为高电平，则硬件可以检测到入侵事件。

`RTC_TAMPx` 输入的滤波电平检测

当 `RTC_TMPCFG.TPFLT[1:0]` 位设置为 1/2/3 时，入侵检测设置为电平检测。`RTC_TMPCFG.TPFLT[1:0]` 的值决定了采样次数。

每次采样前可通过入侵引脚的内部上拉电阻进行预充电，预充电时间由 RTC_TMPCFG.TPPRCH[1:0]位控制。当 RTC_TMPCFG.TPPUDIS 设置为 1 时，预充电将被禁用。

使用 RTC_TMPCFG.TPFREQ[2:0] 确定电平检测的采样频率，可以优化入侵检测延迟和上拉功耗之间的最佳平衡。

21.3.16 夏令时功能配置

夏令时功能可通过 RTC_CTRL.SUIH、RTC_CTRL.AD1H 和 RTC_CTRL.BAKP 位控制。设置 RTC_CTRL.SUIH 位为 1 时日历会减一小时，设置 RTC_CTRL.AD1H 为 1 时会增加一小时。RTC_CTRL.BAKP 位可用于记住或不记住此调整。

21.3.17 RTC 亚秒寄存器位移操作

当日历的值与外部精密时钟相比有亚秒级的偏差时，可以使用移位功能来提高日历的精度。

日历可以使用 RTC_SCTRL.AD1S 和 RTC_SCTRL.SUBF[14:0]位来控制最大延迟或提前 1s。调整分辨率为 $1/(RTC_PRE.DIVS[14:0]+1)$ ，表示 RTC_PRE.DIVS[14:0]的值越大，分辨率越高。为了使同步预分频器输出保持在 1Hz，RTC_PRE.DIVS[14:0]越高意味着 RTC_PRE.DIVA[6:0]越低，则功耗越大。

注意：在开始移位操作之前，用户必须检查 RTC_SUBS.SS[15]位是否为 0。

每当写入 RTC_SCTRL 寄存器时，硬件都会设置 RTC_INITSTS.SHOPF 标志，表明平移操作处于挂起状态。一旦平移操作完成，该位由硬件清零。

21.3.18 RTC 数字时钟精密校准

数字精密校准是通过调整校准周期内的 RTC 时钟脉冲数来实现的。数字精度校准分辨率为 0.954 PPM，范围为-487.1 PPM 到+488.5 PPM。

当输入频率为 32768 Hz 时，校准周期可配置为 $2^{20}/2^{19}/2^{18}$ RTCCLK 周期或 32/16/8 秒。精密校准寄存器 (RTC_CALIB) 表示将在指定周期内减少 RTC_CALIB.CM[8:0] 个 RTCCLK 时钟周期。

RTC_CALIB.CM[8:0] 的值表示在指定周期内要减少的 RTCCLK 脉冲数。RTC_CALIB.CP 可用于增加 488.5PPM，每 2^{11} 个 RTCCLK 周期将插入一个 RTCCLK 脉冲。

当 RTC_CALIB.CM[8:0]和 RTC_CALIB.CP 组合使用时，增加的周期范围为-511 到+512 个 RTCCLK 周期，校准范围为-487.1ppm 到+488.5ppm，分辨率约为 0.954ppm。

注意：当 $RTC_CALIB.CP = 1$ 时不会插入 RTCCLK，RTC 精密校准功能不可用。

有效校准频率 (f_{CAL}) 可使用以下公式计算：

$$f_{CAL} = f_{RTCCLK} * \left(1 + \frac{RTC_CALIB.CP * 512 - RTC_CALIB.CM[8:0]}{2^n + RTC_CALIB.CM[8:0] - RTC_CALIB.CP * 512} \right)$$

注意：n=20/19/18

当 RTC_PRE.DIVA[6:0]<3 时校准

当异步预分频器值 (RTC_PRE.DIVA[6:0])小于 3 时，不能将 RTC_CALIB.CP 设置为 1，如果 RTC_CALIB.CP 值已设置为 1，则将被忽略。

假设 RTCCLK 频率为 32768Hz，当 RTC_PRE.DIVA[6:0]<3 时，RTC_PRE.DIVS[14:0]的值应该减小：

- 当 RTC_PRE.DIVA[6:0]=2, RTC_PRE.DIVS[14:0]=8189.
- 当 RTC_PRE.DIVA[6:0]=1, RTC_PRE.DIVS[14:0]=16379.
- 当 RTC_PRE.DIVA[6:0]=0, RTC_PRE.DIVS[14:0]=32759.

有效校准频率 (f_{CAL}) 可使用以下公式计算：

$$f_{CAL} = f_{RTCCLK} * \left(1 + \frac{256 - RTC_CALIB.CM[8:0]}{2^n + RTC_CALIB.CM[8:0] - 265} \right)$$

注意：n=20/19/18

验证 RTC 校准

RTC 输出 1Hz 波形，用于测量和验证 RTC 精度。

在有限测量周期内测量 RTC 频率时，最多可能出现 2 个 RTCCLK 周期测量误差。如果测量周期与校准周期相同，则可以消除误差。

- 校准周期为 32 秒（默认）

使用精确的 32 秒周期测量 1Hz 校准输出可以确保测量误差在 0.447ppm 以内（32 秒内为 0.5 个 RTCCLK 周期）。

- 校准周期为 16 秒。

使用精确的 16 秒周期测量 1Hz 校准输出可以确保测量误差在 0.954ppm 以内（16 秒内为 0.5 个 RTCCLK 周期）。

- 校准周期为 8 秒。

使用精确的 8 秒周期测量 1Hz 校准输出可以确保测量误差在 1.907ppm 以内（8 秒内为 0.5 个 RTCCLK 周期）。

动态重新校准

当 RTC_INITSTS.INITF=0 时，RTC_CALIB 寄存器可以通过以下步骤更新：

- 等待 RTC_INITSTS.RECPF=0
- 一个新值被写入 RTC_CALIB，然后 RTC_INITSTS.RECPF 位自动置 1
- 新的校准设置将在数据写入 RTC_CALIB 后的 3 个 ck_apre 周期内生效

21.3.19 RTC 低功耗模式

低功耗魔兽	RTC 工作状态	退出低功耗模式哦
SLEEP	正常工作	RTC 中断
STOP	RTC 时钟源为 LSE 或 LSI 时正常工作	闹钟 A、闹钟 B、定期唤醒和时间戳事件

21.4 RTC 寄存器

21.4.1 RTC 寄存器总览

表 21-1 RTC 寄存器总览

Offset	Register	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0				
000h	RTC_TSH	Reserved										APM	HOT[1:0]	HOU[3:0]			Reserved	MIT[2:0]			MIU[3:0]			Reserved	SCT[2:0]		SCU[3:0]										
	Reset Value	0										0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
004h	RTC_DATE	Reserved										YRT[3:0]			YRU[3:0]			WDU[2:0]		MOT	MOU[3:0]			Reserved	DAT[1:0]		DAU[3:0]										
	Reset Value	0										0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	1	
008h	RTC_CTRL	Reserved										COEN	OUTSEL[1:0]	OPOL	CALOSEL	BAKP	SUIH	ADIH	TSEN	WTEN	ALBIEN	ALAIEN	TSEN	WTEN	ALBEN	ALAIEN	Reserved	HFMT	BYPS	REFCKEN	TEDGE	WKUPSEL[2:0]					
	Reset Value	0										0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
00Ch	RTC_INITSTS	Reserved										RECPF	Reserved	TAM2F	TAM1F	TISOVF	TISF	WTF	ALBF	ALAF	INITM	INITF	RSYF	INITSF	SHOPF	WTWF	ALBWF	ALAWF									
	Reset Value	0										0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
010h	RTC_PRE	Reserved										DIVA[6:0]						Reserved	DIVS[14:0]																		
	Reset Value	0										1	1	1	1	1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
014h	RTC_WKUPT	Reserved										WKUPT[15:0]																									
	Reset Value	0										1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
01Ch	RTC_ALARM_A	MASK4	WKDSEL	DTT[1:0]		DTU[3:0]			MASK3	APM	HOT[1:0]		HOU[3:0]			MASK2	MIT[2:0]		MIU[3:0]			MASK1	SET[2:0]		SEU[3:0]												
	Reset Value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0					
020h	RTC_ALARM_B	MASK4	WKDSEL	DTT[1:0]		DTU[3:0]			MASK3	APM	HOT[1:0]		HOU[3:0]			MASK2	MIT[2:0]		MIU[3:0]			MASK1	SET[2:0]		SEU[3:0]												
	Reset Value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0					
024h	RTC_WRP	Reserved										PKEY[7:0]																									
	Reset Value	0										0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0		
028h	RTC_SUBS	Reserved										SS[15:0]																									
	Reset Value	0										0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
02Ch	RTC_SCTRL	ADIS	Reserved										SUBF[14:0]																								
	Reset Value	0	0										0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0		
030h	RTC_TST	Reserved										APM	HOT[1:0]	HOU[3:0]			Reserved	MIT[2:0]			MIU[3:0]			Reserved	SET[2:0]		SEU[3:0]										
	Reset Value	0										0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
034h	RTC_TSD	Reserved										YRT[3:0]			YRU[3:0]			WDU[2:0]		MOT	MOU[3:0]			Reserved	DAT[1:0]		DAU[3:0]										
	Reset Value	0										0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
038h	RTC_TSSS	Reserved										SSE[15:0]																									
	Reset Value	0										0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
03Ch	RTC_CALIB	Reserved										CP	CW8	CW16	Reserved			CM[8:0]																			
	Reset Value	0										0	0	0	0			0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	

Offset	Register	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0									
040h	RTC_TMPCFG	Reserved											TP2MF	TP2NOE	TP2INTEN	TP1MF	TP1NOE	TP1INTEN	TPUDIS	TPPRCH[1:0]	TPFLT[1:0]	TPFREQ[2:0]		TPTS	Reserved	TP2TRG	TP2EN	TP1INTEN	TP1TRG	TP1EN												
	Reset Value												0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
044h	RTC_ALRMAS	Reserved			MASKSSA[3:0]			Reserved											SSV[14:0]																							
	Reset Value				0	0	0	0												0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0		
048h	RTC_ALRMBSS	Reserved			MASKSSB[3:0]			Reserved											SSV[14:0]																							
	Reset Value				0	0	0	0												0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0		

21.4.2 RTC 日历时间寄存器 (RTC_TSH)

偏移地址: 0x00

复位值: 0x0000 0000

Reserved											APM	HOT[1:0]		HOU[3:0]								
Reserved											MIT[2:0]		MIU[3:0]			Reserved		SCT[2:0]		SCU[3:0]		
rw											rw		rw		rw		rw					

位域	名称	描述
31:23	Reserved	保留, 必须保持复位值
22	APM	AM/PM 格式。 0: AM 格式或者 24 小时格式。 1: PM 格式。
21:20	HOT[1:0]	小时的十位(BCD 格式)。
19:16	HOU[3:0]	小时的个位(BCD 格式)。
15	Reserved	保留, 必需保持复位值。
14:12	MIT [2: 0]	分钟的十位(BCD 格式)。
11:8	MIU[3:0]	分钟的个位(BCD 格式)。
7	Reserved	保留, 必需保持复位值。
6:4	SCT[2:0]	秒的十位(BCD 格式)。
3:0	SCU[3:0]	秒的个位(BCD 格式)。

21.4.3 RTC 日历日期寄存器 (RTC_DATE)

偏移地址: 0x04

复位值: 0x0000 2101


位域	名称	描述
20	OPOL	输出极性位。 此位用于配置 RTC_ALARM 输出的极性。 0: 当 ALAF/ALBF/WTF 标志位置 1(取决于 OUTSEL [1:0]), 该引脚输出高电平 1: 当 ALAF/ALBF/WTF 标志位置 1(取决于 OUTSEL [1:0]), 该引脚输出低电平
19	CALOSEL	校准输出选择位。 当 COEN=1 时, 该位选择在 RTC_CALIB 上输出哪个信号。 在 RTCCLK 为 32.768 kHz 且预分频为默认值((RTC_PRE.DIVA[6:0]=127 和 RTC_PRE.DIVS[14:0]=255) 的条件下, 这些频率有效。 0: 校准输出 256Hz(默认预分频设置) 1: 校准输出 1Hz(默认预分频设置)
18	BAKP	这个位可以由用户写入, 以记住是否执行了夏令时的更改。
17	SU1H	减去 1 小时位(冬季时间更改)。 当设置此位时, 如果当前小时不是 0, 则从日历时间中减去 1 小时。这个位总是被读取为 0。当当前小时为 0 时, 设置此位无效。 0: 无使用 1: 用当前时间减去 1 小时。这可以用于冬季改变户外初始化模式
16	AD1H	加 1 小时位(夏季时间更改)。 设置此位后, 将 1 小时添加到日历时间中。这个位总是被读为 0。 0: 无使用 1: 用当前时间加上 1 小时。这可以用于夏季改变户外初始化模式
15	TSIEN	时间戳中断使能位。 0: 时间戳中断禁止 1: 时间戳中断开启
14	WTIEN	唤醒定时器中断使能位。 0: 唤醒定时器中断禁止 1: 唤醒定时器中断开启
13	ALBIEN	闹钟 B 中断使能位。 0: 闹钟 B 中断禁止 1: 闹钟 B 中断开启
12	ALAIEN	闹钟 A 中断使能位。 0: 闹钟 A 中断禁止 1: 闹钟 A 中断开启
11	TSEN	时间戳使能位。 0: 时间戳禁止 1: 时间戳开启
10	WTEN	唤醒定时器使能位。 0: 唤醒定时器禁止 1: 唤醒定时器开启
9	ALBEN	闹钟 B 使能位。 0: 闹钟 B 禁止

位域	名称	描述
		1: 闹钟 B 开启
8	ALAEN	闹钟 A 使能位。 0: 闹钟 A 禁止 1: 闹钟 A 开启
7	Reserved	保留, 必须保持复位值。
6	HFMT	小时格式位。 0: 24 小时格式 1: AM/PM 格式
5	BYPS	旁路影子寄存器位。 0: 日历值(从 RTC_SUBS、RTC_TSH 和 RTC_DATE 读取时)取自影子寄存器, 影子寄存器每两个 RTCCLK 周期更新一次 1: 日历值(从 RTC_SUBS、RTC_TSH 和 RTC_DATE 读取时)直接从日历计数器中获取 <i>注意: 如果 APB1 时钟的频率小于 RTCCLK 的 7 倍, 则 BYPS 必须设置为 1</i>
4	REFCLKEN	RTC_REFIN 参考时钟检测位(50 或 60hz)。 0: RTC_REFIN 检测禁止 1: RTC_REFIN 检测开启 <i>注意: DIVS 必须为 0x00FF</i>
3	TEDGE	时间戳事件触发沿配置位。 0: RTC_TS 输入上升沿生成一个时间戳事件 1: RTC_TS 输入下降沿生成一个时间戳事件 <i>注意: 更改 TEDGE 时必须重置 TSEN, 以避免 TSF 意外置 1。</i>
2:0	WKUPSEL[2:0]	唤醒时钟选择位。 000: 选择 RTC/16 时钟 001: 选择 RTC/8 时钟 010: 选择 RTC/4 时钟 011: 选择 RTC/2 时钟 10x: 选择 ck_spre(通常 1Hz)时钟 11x: 选择 ck_spre(通常 1Hz)时钟并且唤醒定时器计数器值配置成 2 ¹⁶

21.4.5 RTC 初始状态寄存器 (RTC_INITSTS)

偏移地址: 0x0C

复位值: 0x0000 0007



位域	名称	描述
31:17	Reserved	保留, 必须保持复位值。


位域	名称	描述
16	RECPF	重新校准挂起标志位。 当软件写入 RTC_CALIB 寄存器时, RECPF 状态标志自动设置为 1, 表示 RTC_CALIB 寄存器被阻塞。当考虑到新的校准设置时, 这个位将恢复为 0。
15	Reserved	保留, 必须保持复位值。
14	TAM2F	RTC_TAMP2 检测标志位。 当在 RTC_TAMP2 输入口上检测到侵入事件时, 硬件将设置此标志。通过软件写 0 清除
13	TAM1F	RTC_TAMP1 检测标志位。 当在 RTC_TAMP1 输入口上检测到侵入事件时, 硬件将设置此标志。通过软件写 0 清除
12	TISOVF	时间戳溢出标志位。 当时间戳事件发生的同时 TISF 位已经被置 1 时, 硬件将此标志置 1。建议在清除 TISF 位之后再检查并清除 TISOVF 位。否则, 如果时间戳事件恰好在清除 TISF 位之前刚刚发生, 则溢出事件可能会被漏掉
11	TISF	时间戳标志位。 当发生时间戳事件时, 硬件将设置此标志。此标志通过写入 0 被软件清除。
10	WTF	唤醒定时器标志位。 当唤醒自动重载计数器达到 0, 硬件将设置此标志。此标志通过写入 0 被软件清除。在 WTF 再次设置为 1 之前, 此标志必须由软件至少在 1.5 RTCCLK 周期内清除。
9	ALBF	闹钟 B 标志位。 当时间/日期寄存器(RTC_TSH 和 RTC_DATE)与闹钟 B 寄存器(RTC_ALARMB)匹配时, 硬件将设置此标志。此标志通过写入 0 被软件清除。
8	ALAF	闹钟 A 标志位。 当时间/日期寄存器(RTC_TSH 和 RTC_DATE)与闹钟 A 寄存器(RTC_ALARMA)匹配时, 硬件将设置此标志。此标志通过写入 0 被软件清除。
7	INITM	进入初始化模式 0: 自由运行模式 1: 进入初始化模式, 设置日历时间值、日期值、预分频值。
6	INITF	初始标志位。 当这个位设置为 1 时, RTC 处于初始化状态, 可以更新时间、日期和预分频寄存器。 0: 日历寄存器更新禁止 1: 日历寄存器更新允许
5	RSYF	寄存器同步标志位。 当日历值被复制到影子寄存器中时, 该标志由硬件设置为“1”。当处于初始化模式、移位操作挂起 (SHOPF=1) 或处于旁路影子寄存器模式 (RTC_CTRL.BYPS=1) 时, 该位由硬件清零, 该位也可以通过软件清零。 在初始化模式下, 该位通过软件或硬件清除。 0: 日历影子寄存器尚未同步 1: 日历影子寄存器同步
4	INITSF	初始状态标志位。 当日历年字段不等于 0 (备份域复位状态)时, 由硬件设置此位。

位域	名称	描述
		0: 日历没有被初始化 1: 日历已经被初始化
3	SHOPF	平移操作挂起标志位。 当向 RTC_SCTRL 寄存器写入一个平位操作时，硬件立即设置此标志。当执行相应的平移操作时，硬件将清除它。写入 SHOPF 位不起作用。 0: 没有位移操作挂起 1: 有位移操作挂起
2	WTWF	唤醒定时器写标志位。 0: 唤醒时间配置更新不允许 1: 唤醒时间配置更新允许
1	ALBWF	闹钟 B 写标志位。 当 RTC_CTRL.ALBEN 位设置为 0，同时闹钟 B 值可更改时，硬件将该位置 1。它在初始化模式下被硬件清除。 0: 闹钟 B 更新不允许 1: 闹钟 B 更新允许
0	ALAWF	闹钟 A 写标志位。 当 RTC_CTRL.ALAEN 位设置为 0，同时闹钟 A 可更改时，硬件将该位置 1。它在初始化模式下被硬件清除。 0: 闹钟 A 更新不允许 1: 闹钟 A 更新允许

21.4.6 RTC 预分频寄存器(RTC_PRE)

偏移地址: 0x10

复位值: 0x007F 00FF




位域	名称	描述
31:23	Reserved	保留，必须保持复位值。
22:16	DIVA[6:0]	异步分频参数位。 $f_{ck_apre} = RTCCLK / (DIVA[6:0] + 1)$
15	Reserved	保留，必须保持复位值。
14:0	DIVS[14:0]	同步分频位。 $f_{ck_spre} = f_{ck_apre} / (DIVS[14:0] + 1)$

21.4.7 RTC 唤醒定时器寄存器(RTC_WKUPT)

偏移地址: 0x14

复位值：0x0000 FFFF




位域	名称	描述
31:16	Reserved	保留，必须保持复位值。
15:0	WKUPT[15:0]	唤醒自动重载值位 当 RTC_CTRL.WTEN=1 时，每 (WKUPT[15:0] + 1) 个 ck_wut 周期设置 RTC_INITSTS.WTF 标志。当 RTC_CTRL.WKUPSEL[2]=1 时，唤醒定时器变为 17 位。 注意： 这个寄存器的变化（如第二次设置或以后的设置）需要在唤醒中断中进行更改，否则更改后的设置不会立即生效，而是在下次唤醒后生效；特别是当 RTC_CTRL.WKUPSEL[2:0] 设置为 010 时，修改后的设置不会立即生效，而是在下一个周期唤醒后生效。

21.4.8 RTC 闹钟 A 寄存器(RTC_ALARM_A)

偏移地址：0x1C

复位值：0x0000 0000



位域	名称	描述
31	MASK4	闹钟日期掩码位。 0：日期/日匹配 1：日期/日不匹配
30	WKDSEL	星期几选择位。 0：DTU[3:0]代表日期的个位 1：DTU[3:0]代表星期几。DTT[1:0]为无关位
29:28	DTT[1:0]	日期的十位(BCD 格式)。
27:24	DTU[3:0]	日期的个位(BCD 格式)
23	MASK3	闹钟小时掩码位。 0：小时匹配 1：小时不匹配
22	APM	AM/PM 符号位。

位域	名称	描述
		0: AM 或 24 小时制 1: PM
21:20	HOT[1:0]	小时的十位(BCD 格式)。
19:16	HOU[3:0]	小时的个位(BCD 格式)。
15	MASK2	闹钟分钟掩码位。 0: 分钟匹配 1: 分钟不匹配
14:12	MIT[2:0]	分钟的十位(BCD 格式)。
11:8	MIU[3:0]	分钟的个位(BCD 格式)。
7	MASK1	闹钟秒掩码位。 0: 秒匹配 1: 秒不匹配
6:4	SET[2:0]	秒的十位(BCD 格式)。
3:0	SEU[3:0]	秒的个位(BCD 格式)。

21.4.9 RTC 闹钟 B 寄存器 (RTC_ALARM_B)

偏移地址: 0x20

复位值: 0x0000 0000

31	30	29	28	27	24	23	22	21	20	19	16
MASK4	WKDSEL	DTT[1:0]		DTU[3:0]		MASK3	APM	HOT[1:0]		HOU[3:0]	
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	12	11	8	7	6	4	3	0		
MASK2	MIT[2:0]		MIU[3:0]		MASK1	SET[2:0]		SEU[3:0]			
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw


位域	名称	描述
31	MASK4	闹钟日期掩码位。 0: 日期/日匹配 1: 日期/日不匹配
30	WKDSEL	星期几选择位。 0: DTU[3:0]代表日期的个位 1: DTU[3:0]代表星期几。DTT[1:0]为无关位
29:28	DTT[1:0]	日期的十位(BCD 格式)。
27:24	DTU[3:0]	日期的个位(BCD 格式)
23	MASK3	闹钟小时掩码位。 0: 小时匹配 1: 小时不匹配
22	APM	AM/PM 符号位。 0: AM 或 24 小时制 1: PM
21:20	HOT[1:0]	小时的十位(BCD 格式)。

位域	名称	描述
19:16	HOU[3:0]	小时的个位(BCD 格式)。
15	MASK2	闹钟分钟掩码位。 0: 分钟匹配 1: 分钟不匹配
14:12	MIT[2:0]	分钟的十位(BCD 格式)。
11:8	MIU[3:0]	分钟的个位(BCD 格式)。
7	MASK1	闹钟秒掩码位。 0: 秒匹配 1: 秒不匹配
6:4	SET[2:0]	秒的十位(BCD 格式)。
3:0	SEU[3:0]	秒的个位(BCD 格式)。

21.4.10 RTC 写保护寄存器(RTC_WRP)

偏移地址: 0x24

复位值: 0x0000 0000




位域	名称	描述
31:8	Reserved	保留, 必须保持复位值。
7:0	PKEY[7:0]	写保护密钥 读取该字节总是返回 0x00。 有关如何解锁 RTC 寄存器写保护的详细信息, 请参阅 RTC 寄存器写保护章节。

21.4.11 RTC 亚秒寄存器(RTC_SUBS)

偏移地址: 0x28

复位值: 0x0000 0000




位域	名称	描述
31:16	Reserved	保留，必须保持复位值。
15:0	SS[15:0]	亚秒值。 该值是同步预分频器计数器值。此亚秒值由以下公式计算： 亚秒值 = (RTC_PRE.DIVS[14:0]-SS)/(RTC_PRE.DIVS[14:0]+1) <i>注意：SS[15:0]只有在移位操作完成后才能大于 RTC_PRE.DIVS[14:0]。在这种情况下，正确的时间/日期比 RTC_TSH/RTC_DATE 指示的时间/日期慢一秒。</i>

21.4.12 RTC 平移控制寄存器(RTC_SCTRL)

偏移地址：0x2C

复位值：0x0000 0000




位域	名称	描述
31	ADIS	加一秒 0: 不加一秒。 1: 时钟/日历增加一秒 该位只能写入且读取为零。当 RTC_INITSTS.SHOPF=1 时,写入该位没有影响。
30:15	Reserved	保留，必须保持复位值。
14:0	SUBF[14:0]	减去亚秒值位 这些位只能写入且读取为零。当 RTC_INITSTS.SHOPF=1 时,写入该位没有影响。写入 SUBF[14:0]的值被添加到同步预分频计数器,时钟将延迟: 延迟(秒) = (SUBF[14:0]+1) / (DIVS[14:0] + 1) ADIS 位可以与 SUBF[14:0] 位一起使用: 提前(秒) = (1 - ((SUBF[14:0]+1) / (DIVS[14:0] + 1))) <i>注意：RTC_INITSTS.RSYF 位将在写入 SUBF[14:0] 时被清除。当 RTC_INITSTS.RSYF=1 时,影子寄存器已更新为平移后的时间。</i> <i>ADIS 置 1 时, SUBF[14:0] 不能全为 0</i>

21.4.13 RTC 时间戳时间寄存器 (RTC_TST)

偏移地址：0x30

复位值：0x0000 0000




位域	名称	描述
31:23	Reserved	保留，必须保持复位值。
22	APM	AM/PM 符号位。 0: AM 或 24 小时制 1: PM
21:20	HOT[1:0]	小时的十位(BCD 格式)。
19:16	HOU[3:0]	小时的个位(BCD 格式)。
15	Reserved	保留，必须保持复位值。
14:12	MIT[2:0]	分钟的十位(BCD 格式)。
11:8	MIU[3:0]	分钟的个位(BCD 格式)。
7	Reserved	保留，必须保持复位值。
6:4	SET[2:0]	秒的十位(BCD 格式)。
3:0	SEU[3:0]	秒的个位(BCD 格式)。

21.4.14 RTC 时间戳日期寄存器 (RTC_TSD)

偏移地址：0x34

复位值：0x0000 0000




位域	名称	描述
31:24	Reserved	保留，必须保持复位值。
23:20	YRT[3:0]	年的十位(BCD 格式)。
19:16	YRU[3:0]	年的个位(BCD 格式)。
15:13	WDU[2:0]	星期几 000: 禁止 001: 星期一 ... 111: 星期天
12	MOT	月份的十位(BCD 格式)。
11:8	MOU[3:0]	月份的个位(BCD 格式)。
7:6	Reserved	保留，必须保持复位值。

位域	名称	描述
5:4	DAT[1:0]	日期的十位(BCD 格式)。
3:0	DAU[3:0]	日期的个位(BCD 格式)。

21.4.15 RTC 时间戳亚秒寄存器(RTC_TSSS)

偏移地址：0x38

复位值：0x0000 0000




位域	名称	描述
31:16	Reserved	保留，必须保持复位值。
15:0	SSE[15:0]	亚秒值 SSE[15:0] 是同步预分频计数器中的值。亚秒值由以下公式提供： 亚秒值 = (RTC_PRE.DIVS[14:0] - SSE[15:0]) / (RTC_PRE.DIVS[14:0] + 1) <i>注意：SSE[15:0] 只能在移位操作后大于 RTC_PRE.DIVS[14:0]。在这种情况下，正确的时间/日期比 RTC_TSH/RTC_DATE 指示的时间少一秒。</i>

21.4.16 RTC 校准寄存器(RTC_CALIB)

偏移地址：0x3C

复位值：0x0000 0000




位域	名称	描述
31:16	Reserved	保留，必须保持复位值。
15	CP	将 RTC 频率提高 488.5 ppm。 此功能与 CM[8:0]一起使用。当 RTCCLK 频率为 32768 Hz 时，在 32 秒窗口期间添加的 RTCCLK 脉冲数为 ((512 * CP) - CM[8:0])。 0: 不增加 RTCCLK 脉冲 1: 每 2 ¹¹ 个脉冲有效插入一个 RTCCLK 脉冲
14	CW8	使用 8 秒校准周期位。 0: 不使用 1: 选择 8 秒校准周期

位域	名称	描述
		注意：当 CW8 = 1 时，CM[1:0]将始终保持为‘0’
13	CW16	使用 16 秒校准周期位。 0：不使用 1：选择 16 秒校准周期，如果 CW8 = 1，则不能将该位置 1 注意：当 CW16 = 1 时，CM[0]将始终保持为‘0’
12:9	Reserved	保留，必须保持复位值。
8:0	CM[8:0]	负校准位。 2 ²⁰ 个 RTCCLK 脉冲中的屏蔽脉冲数。这有效地降低了分辨率为 0.9537 ppm 的日历频率。

21.4.17 RTC 入侵配置寄存器 (RTC_TMPCFG)

偏移地址：0x40

复位值：0x0000 0000



位域	名称	描述
31:22	Reserved	保留，必须保持复位值。
21	TP2MF	入侵 2 掩码标志。 0：不屏蔽入侵 2 事件。 1：屏蔽入侵 2 事件。 注意：当 TP2MF 置位时，不得使能 Tamper 2 中断。
20	Reserved	保留，必须保持复位值。
19	TP2INTEN	入侵 2 中断使能位。 0：TPINTEN = 0 时禁止入侵 2 中断 1：使能入侵 2 中断
18	TP1MF	入侵 1 掩码标志。 0：不屏蔽入侵 1 事件。 1：屏蔽入侵 1 事件。 注意：当 TP1MF 置位时，不得使能 Tamper 1 中断。
17	Reserved	保留，必须保持复位值。
16	TP1INTEN	入侵 1 中断使能位。 0：TPINTEN = 0 时禁止入侵 1 中断 1：使能入侵 1 中断
15	TPPUDIS	RTC_TAMPx 上拉禁用位。 0：每次采样前启用预充电 RTC_TAMPx 引脚。 1：禁用预充电 RTC_TAMPx 引脚
14:13	TPPRCH[1:0]	RTC_TAMPx 预充电持续时间。


位域	名称	描述
		这些位确定每次采样前的预充电时间。 0x0: 1 个 RTCCLK 周期 0x1: 2 个 RTCCLK 周期 0x2: 4 个 RTCCLK 周期 0x3: 8 个 RTCCLK 周期
12:11	TPFLT[1:0]	RTC_TAMPx 过滤器计数。 这些位决定在有效电平时的连续采样次数。 0x0: 在有效电平上 1 次采样后触发入侵事件 0x1: 在有效电平上连续 2 次采样后触发入侵事件 0x2: 在有效电平上连续 4 次采样后触发入侵事件 0x3: 在有效电平上连续 8 次采样后触发入侵事件
10:8	TPFREQ[2:0]	入侵采样频率。 该位决定对每个 RTC_TAMPx 输入进行采样时的频率。 0x0: 每 32768 个 RTCCLK 采样一次 (当 RTCCLK = 32.768 KHz 时为 1 Hz) 0x1: 每 16384 个 RTCCLK 采样一次 0x2: 每 8192 个 RTCCLK 采样一次 0x3: 每 4096 个 RTCCLK 采样一次 0x4: 每 2048 个 RTCCLK 采样一次 0x5: 每 1024 个 RTCCLK 采样一次 0x6: 每 512 个 RTCCLK 采样一次 0x7: 每 256 个 RTCCLK 采样一次
7	TPTS	发生入侵检测事件时激活时间戳位。 0: 发生入侵检测事件时不保存时间戳 1: 发生入侵检测事件时保存时间戳 即便 RTC_CTRL.TSEN=0, TPTS 仍有效。
6:5	Reserved	保留, 必须保持复位值。
4	TP2TRG	入侵 2 事件触发模式。 如果 TPFLT[1:0] != 00, 入侵检测处于电平模式: 0: 低电平触发入侵检测事件。 1: 高电平触发入侵检测事件。 如果 TPFLT[1:0] = 00, 入侵检测处于边沿模式: 0: 上升沿触发入侵检测事件。 1: 下降沿触发入侵检测事件
3	TP2EN	RTC_TAMP2 检测使能位。 0: 禁止 RTC_TAMP2 输入检测 1: 开启 RTC_TAMP2 输入检测
2	TPINTEN	入侵事件中断使能。 0: 禁止入侵中断 1: 使能入侵中断 注: 该位使能所有入侵引脚事件的中断, 与 TPxINTEN 电平无关。如果该位清零, 每个入侵事件中断可以通过设置 TPxINTEN 单独启用。
1	TP1TRG	入侵 1 事件触发模式。 如果 TPFLT[1:0] != 00, 入侵检测处于电平模式:

位域	名称	描述
		0: 低电平触发入侵检测事件。 1: 高电平触发入侵检测事件。 如果 TPFLT[1:0] = 00, 入侵检测处于边沿模式: 0: 上升沿触发入侵检测事件。 1: 下降沿触发入侵检测事件。
0	TP1EN	RTC_TAMP1 检测使能位。 0: 禁止 RTC_TAMP1 输入检测。 1: 开启 RTC_TAMP1 输入检测。

21.4.18 RTC 闹钟 A 亚秒寄存器(RTC_ALRMAS)

偏移地址: 0x44

复位值: 0x0000 0000




位域	名称	描述
31:28	Reserved	保留, 必须保持复位值。
27:24	MASKSSB[3:0]	屏蔽此位开始的最高有效位。 0x0: 闹钟的亚秒不比较。当秒单位增加时设置闹钟(假设其余字段匹配)。 0x1: 只比较 SS[0], 不比较其他位。 0x2: 仅比较 SS[1:0], 不比较其他位。 0x3: 仅比较 SS[2:0], 不比较其他位。 ... 0xC: 仅比较 SS[11:0], 不比较其他位。 0xD: 仅比较 SS[12:0], 不比较其他位。 0xE: 仅比较 SS[13:0], 不比较其他位。 0xF: 比较 SS[14:0]。 从不比较同步计数器 RTC_SUBS.SS[15]位。
23:15	Reserved	保留, 必须保持复位值。
14:0	SSV[14:0]	亚秒值。 该值与同步预分频计数器 RTC_SUBS.SS[14:0]进行比较, 比较的位数由 MASKSSB[3:0]控制。

21.4.19 RTC 闹钟 B 亚秒寄存器 (RTC_ALRMBSS)

偏移地址: 0x48

复位值: 0x0000 0000



位域	名称	描述
31:28	Reserved	保留，必须保持复位值。
27:24	MASKSSB[3:0]	屏蔽此位开始的最高有效位。 0x0: 闹钟的亚秒不比较。当秒单位增加时设置闹钟（假设其余字段匹配）。 0x1: 只比较 SS[0]，不比较其他位。 0x2: 仅比较 SS[1:0]，不比较其他位。 0x3: 仅比较 SS[2:0]，不比较其他位。 ... 0xC: 仅比较 SS[11:0]，不比较其他位。 0xD: 仅比较 SS[12:0]，不比较其他位。 0xE: 仅比较 SS[13:0]，不比较其他位。 0xF: 比较 SS[14:0]。 从不比较同步计数器 RTC_SUBS.SS[15]位。
23:15	Reserved	保留，必须保持复位值。
14:0	SSV[14:0]	亚秒值 该值与同步预分频计数器 RTC_SUBS.SS[14:0]进行比较，比较的位数由 MASKSSB[3:0] 控制。

22 运算放大器（OPAMP）

OPAMP 模块可以灵活配置,适用于独立运放 PGA 和跟随等模式应用。OPAMP 的输入范围是 0V 到 VDDA, 输出范围是 0.4V 到 VDDA-0.4V。OPAMP 的输出内部连接到 ADC 的输入通道用于模拟信号测量。

22.1 OPAMP 特性


- 支持轨到轨输入, 输入范围是 0 到 VDDA, 输出范围是 0.4 到 VDDA-0.4 可编程增益
- OPAMP 通过外部电阻连接可配置为仪表放大器
- 可配置为以下模式
 - ◆ 独立运放模式 (所有端口引出, 可通过外部电阻设置放大倍数)
 - ◆ 电压跟随器
 - ◆ 正/反向可编程增益放大器
- 可编程增益设置为 2X、4X、8X、16X、32X 倍
- 增益带宽: 2.5MHz
- 支持 TIM1_CC6 对 OPAMP 输入 PIN 的自动切换
- 支持独立写保护

22.1.1 OPAMP 功能描述

OPAMP 通过寄存器选择可以配置为各种不同的 PGA 模式, 也可以配置为用户使用外部元件的 OPAMP 功能。OPAMP 的输出可以作为 ADC 的通道输入, OPAMP 输出连接到 ADC 的模拟通道如下。

OPAMP 的输出连接到 ADC 的模拟输入通道 6

图 22-1 OPAMP 连接图框图




22.2 OPAMP 工作模式

22.2.1 OPAMP 外部放大模式

外部放大模式即放大倍数由连接的电阻电容决定。OPAMP_CS.MOD = “00”或“01”时为运放功能，OPAMP_CS.VPSSEL 或 OPAMP_CS.VPSEL 选择正端输入，OPAMP_CS.VMSSEL 或 OPAMP_CS.VMSEL 选择负端输入。使用外部电阻组成闭环放大系统。OPAMP 正端、负端、输出端均连接至外部端口，放大系数由外部阻容网络决定。

图 22-2 OPAMP 外部放大模式




22.2.2 OPAMP 跟随模式

跟随模式，电压是直接跟随，VMSEL 端必须配置为和 OPAMP 输出端口直连。

OPAMP_CS.MOD = 11 为内部跟随功能，OPAMP_CS.VPSSEL 或 OPAMP_CS.VPSEL 选择正端输入，OPAMP_CS.VMSSEL 或 OPAMP_CS.VMSEL 由芯片内部连接到输出端口。

没有占用的 VM 引脚可以作为其他 GPIO 使用。

图 22-3 跟随模式




22.2.3 OPAMP 内部增益（PGA）模式

内部放大模式，即 PGA 模式，通过内置的电阻反馈网络对输入电压进行放大。

OPAMP_CS.MOD = 10 为 PGA 功能，支持 2/4/8/16/32 放大倍数，OPAMP_CS.VMSSEL 或 OPAMP_CS.VMSEL 引脚必须设置为浮空。OPAMP_CS.VPSSEL 或 OPAMP_CS.VPSEL 选择正端输入。正端输入可以连接到外部引脚，该外部引脚可以是电阻网络。设置 OPAMP_CS.PGAGAN，进行增益选择。OPAMP 的输出可以是电阻网络。

OPAMP 的 VM 输入引脚可以作为普通 GPIO 使用。

图 22-4 内部增益模式



22.2.4 OPAMP 独立写保护

通过配置 OPAMP_LOCK 寄存器，可以对 OPAMP 的写保护进行独立设置。当设置了写保护后，软件将不能对相应 OPAMP 寄存器进行写操作，只有在芯片复位后，才能取消写保护功能。

22.2.5 OPAMP TIMER 控制切换模式

在一些应用中，可以通过 TIM1_CC6 对 OPAMP 进行输入切换。TIM1_CC6 控制 OPAMP 输入切换。

当 TIM1_CC6 为高电平时 OPAMP 选择 VPSEL/VMSEL 所配置端口作为输入,否则使用 VPSEL/VMSEL。

OPAMP_CS.TCMEN 置 1，开启自动切换输入功能，配置自动切换的流程如下所示。

- 开启自动切换功能 OPAMP_CS.TCMEN.
- 配置好两次转换的 MUX 配置 (VPSEL,VMSEL,VPSEL,VMSEL)
- 启动 OPAMP 与 TIM

22.3 OPAMP 寄存器

22.3.1 OPAMP 寄存器总览

表 22-1 OPAMP 寄存器总览


Offset	Register	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0				
000h	OPAMP_CS	Reserved												VPSEL[3:0]			VMSEL[2:0]			TCMEN	VPSEL[3:0]			VMSEL[2:0]			PGAGAN[2:0]			MOD[1:0]			EN				
	Reset Value													0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
010h	OPA_LOCK	Reserved																										OPAMPLK									

	Reset Value		0
--	-------------	--	---

22.3.2 OPAMP 控制状态寄存器 (OPAMP_CS)

偏移地址: 0x00

复位值: 0x0000 0000




位域	名称	描述
31:20	Reserved	保留, 必需保持复位值。
19:17	VPSSEL[2:0]	OPAMP 正向输入端从选择 (Non inverted input secondary selection) 定义和 VPSEL 相同
16	Reserved	保留, 必需保持复位值。
15:14	VMSSEL[1:0]	OPAMP 反向输入端从选择 (Inverted input secondary selection) 定义和 VPSEL 相同
13	TCMEN	定时器控制自动切换模式使能 (Timer controlled Mux mode enable)。此位由软件设置或清除, 用于控制自动切换主次输入 (VPSEL, VMSEL 和 VPSSEL, VMSSEL)。TIM1_CC6 对 OPAMP 自动切换。 0: 关闭自动切换; 1: 允许自动切换。
12	Reserved	保留, 必需保持复位值。
11:9	VPSEL[2:0]	OPAMP 正向输入端选择 (Non inverted input selection) 000: PF0; 001: PA0; 010: PA1; 011: PA4; 100: PA7; 101: PB0; 110: PB14;
8	Reserved	保留, 必需保持复位值。
7:6	VMSEL[1:0]	OPAMP 反向输入端选择 (Inverted input selection) 00: PA2; 01: PA5; 10: PB1; 11: PB2。
5:3	PGAGAN[2:0]	OPAMP 增益设置 (Operational amplifier Programmable amplifier gain value)

位域	名称	描述
		000: 内部 PGA 增益 2; 001: 内部 PGA 增益 4; 010: 内部 PGA 增益 8; 011: 内部 PGA 增益 16; 100: 内部 PGA 增益 32; 其他: 内部 PGA 增益 2。
2:1	MOD[1:0]	OPAMP 模式选择 (Operational amplifier PGA mode) 0x: 外部放大模式; 10: 内部 PGA 使能; 11: 内部跟随模式。
0	EN	OPAMP 使能 (Operational amplifier Enable) 0: 失能; 1: 使能。

22.3.3 OPAMP 锁寄存器 (OPAMP_LOCK)

偏移地址: 0x04

复位值: 0x0000 0000



位域	名称	描述
31:1	Reserved	保留, 必需保持复位值。
0	OPAMPLK	OPAMP 锁(OPAMP lock bit) 在复位后, 此位仅能写一次 0: OPAMP 寄存器可读写; 1: OPAMP 寄存器只读。

23 蜂鸣器（Beeper）

23.1 简介

Beeper 模块支持互补输出，可以产生周期信号来驱动外部无源蜂鸣器。用于产生提示音或者报警发声。

23.2 功能描述

蜂鸣器 Beeper 作为一个独立的模块，挂载于 APB1 总线上，最高工作频率 48MHz。其中音色共分为 21 档，使用时通过配置相关寄存器实现不同音色可调。两路输出平时有一路关闭，若开启反向输出使能，则两路输出同时开启且输出互补。支持在 LPRUN 模式下工作，此时蜂鸣器 Beeper 的输出频率取决于 PCLK1，且为 PCLK1 的 4 分频值。

23.3 Beeper 寄存器

必须以字（32 位）的方式操作这些外设寄存器。

23.3.1 Beeper 寄存器总览


表 23-1 Beeper 寄存器总览

Offset	Register	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0					
000h	BEEPER_CTRL	Reserved																		BUZZ_LPRUN	FREQ_SEL[5:0]						INV_EN	BUZZER_EN	BUZZER_CLKSEL[4:0]									
	Reset Value																			0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

23.3.2 Beeper 控制寄存器（BEEPER_CTRL）

地址偏移量：0x00

复位值：0x0000 0000



位域	名称	描述
31:14	Reserved	保留，必须保持复位值。
13	BUZZ_LPRUN	蜂鸣器低功耗模式选择，如果 BUZZ_LPRUN 和 BUZZER_EN 同时开启，Beeper 将进入 LPRUN 模式。此时 Beeper 输出频率为 PCLK1 的 4 分频值。 0：正常模式。 1：LPRUN 模式。

位域	名称	描述
12:7	FREQ_SEL[5:0]	MCU APB 频率选择信号。根据 APB 频率选择对应频率信号，使得输出的频率不至于失真。取值范围为 1~48M，0 的时候也映射为 48M。 000000: 48M 000001: 1M 000010: 2M 000011: 3M ... 110000: 48M
6	INV_EN	蜂鸣器互补输出使能 0: 只有一路输出，另一输出关闭。 1: 两路输出都开启，且输出互补
5	BUZZER_EN	蜂鸣器使能 0: 蜂鸣器失能 1: 蜂鸣器使能
4:0	BUZZER_CLKSEL[4:0]	蜂鸣器输出频率选择: 00001: L1 (低音 1) 00010: L2 (低音 2) 00011: L3 (低音 3) 00100: L4 (低音 4) 00101: L5 (低音 5) 00110: L6 (低音 6) 00111: L7 (低音 7) 01000: M1 (中音 1) 01001: M2 (中音 2) 01010: M3 (中音 3) 01011: M4 (中音 4) 01100: M5 (中音 5) 01101: M6 (中音 6) 01110: M7 (中音 7) 01111: H1 (高音 1) 10000: H2 (高音 2) 10001: H3 (高音 3) 10010: H4 (高音 4) 10011: H5 (高音 5) 10100: H6 (高音 6) 10101: H7 (高音 7) default: ...

24 运算单元（HDIV 和 SQRT）

24.1 HDIV 和 SQRT 简介

除法器（HDIV）、开方运算器（SQRT）主要应用于某些对计算能效要求比较高的场景，用于部分补充微控制器在计算方面的不足。该除法器、开方计算器可执行无符号 32 位整数的除法运算或者开方计算。

24.2 HDIV 和 SQRT 功能描述

- 只支持 word 操作。
- 8 个时钟周期完成一次无符号整数除法运算
- 32 位被除数，32 位除数，输出 32 位商和 32 位余数
- 除数为零警告标志位，除法运算结束标志位
- 32 位无符号被开方整数，16 位开方根输出
- 8 个时钟周期完成一次无符号整数开方运算
- 可通过设置中断使能或者查询相关寄存器位判断计算是否完成

24.3 HDIV 寄存器

24.3.1 HDIV 寄存器总览


表 24-1 HDIV 寄存器总览

Offset	Register	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
000h	HDIV_CTRLSTS	Reserved																								HDIVIEN	HDIVIF	HDIVDF	HDIVBUSY	HDIVSTART	HDIVEN		
	Reset Value																									0	0	0	0	0	0		
004h	HDIV_DIVIDEND	DIVIDEND																															
	Reset Value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
008h	HDIV_DIVISOR	DIVISOR																															
	Reset Value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
00Ch	HDIV_QUOTIENT	QUOTIENT																															
	Reset Value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
010h	HDIV_REMAINDER	REMAINDER																															
	Reset Value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
014h	HDIV_DIVBY0	Reserved																													DIVBY0		
	Reset Value																														0		

24.3.2 HDIV 控制状态寄存器 (HDIV_CTRLSTS)

偏移地址: 0x00

复位值: 0x0000 0000




位域	名称	描述
31:6	保留	保留，必须保持复位值。
5	HDIVIEN	除法器中断使能 0: 关闭中断 1: 开启中断
4	HDIVIF	除法器中断标志位，在中断使能开启的情况下产生中断信号 0: 没有中断产生 1: 除法计算完成，产生中断 软件写'1'，以清除该状态位。
3	HDIVDF	计算完成标志位。 0: 除法计算未结束或未开始 1: 除法计算结束。可读商和余数
2	HDIVBUSY	除法器忙标志位 0: 除法器空闲 1: 除法器正在工作
1	HDIVSTART	除法器开始位 0: 等待除法运算开始 1: 开始除法计算 写该寄存器位触发除法运算开始
0	HDIVEN	除法器模块使能 0: 关闭除法器模块 1: 使能除法器模块

24.3.3 HDIV 被除数寄存器 (HDIV_DIVIDEND)

偏移地址: 0x04

复位值: 0x0000 0000




位域	名称	描述
31:0	DIVISOR	32 位无符号整数作为除数

24.3.4 HDIV 除数寄存器 (HDIV_DIVISOR)

偏移地址: 0x08

复位值: 0x0000 0000




位域	名称	描述
31:0	QUOTIENT	32 位无符号整数作为除数

24.3.5 HDIV 商寄存器 (HDIV_QUOTIENT)

偏移地址: 0x0C

复位值: 0x0000 0000




位域	名称	描述
31:0	QUOTIENT	除法器计算所得商

24.3.6 HDIV 余数寄存器 (HDIV_REMAINDER)

偏移地址: 0x10

复位值: 0x0000 0000




位域	名称	描述
31:0	REMAINDER	除法器计算所得余数

24.3.7 HDIV 除零寄存器 (HDIV_DIVBY0)

偏移地址: 0x14

复位值: 0x0000 0000



位域	名称	描述
31:1	保留	保留, 必须保持复位值。
0	DIVBY0	除数为 0 标志位 0: 除数非 0 1: 除数为 0

24.4 Sqrt 寄存器

24.4.1 Sqrt 寄存器总览


表 24-2 Sqrt 寄存器总览

Offset	Register	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0													
000h	SQRT_CTRLSTS	Reserved																								SQRTEN	SQRTIF	SQRTDF	SQRTBUSY	SQRTSTART	SQRTEN															
	Reset Value																									0	0	0	0	0	0															
004h	SQRT_RADICAND	RADICAND																																												
	Reset Value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0														
008h	SQRT_ROOT	Reserved																ROOT																												
	Reset Value																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

24.4.2 SQRT 控制状态寄存器 (SQRT_CTRLSTS)

偏移地址: 0x00

复位值: 0x0000 0000




位域	名称	描述
31:6	保留	硬件强制为 0。
5	SQRTIEN	开方计算器中断使能 0: 关闭中断 1: 开启中断
4	SQRTIF	开方计算器中断标志位, 在中断使能开启的情况下产生中断信号 0: 没有中断产生 1: 开方计算完成, 产生中断 软件写'1', 以清除该状态位
3	SQRTDF	开方计算器计算完成标志位。 0: 计算未结束或者未开始 1: 计算结束
2	SQRTBUSY	开方计算器忙标志位 0: 开方计算器空闲 1: 开方计算器正在计算
1	SQRTSTART	开方计算开始位 0: 等待开方计算开始 1: 配置 1 开始开方计算 写该寄存器位触发开方运算开始
0	SQRTEN	开方计算器模块使能: 0: 关闭开方计算器模块 1: 使能开方计算器模块

24.4.3 SQRT 被开方数寄存器 (SQRT_RADICAND)

偏移地址: 0x04

复位值: 0x0000 0000




位域	名称	描述
31:0	RADICAND	32 位无符号整数被开方数

24.4.4 SQRT 开方根寄存器 (SQRT_ROOT)

偏移地址：0x08

复位值：0x0000 0000



位域	名称	描述
31:16	保留	硬件强制为 0。
15:0	ROOT	16 位开方根输出

25 调试支持 (DBG)

25.1 简介


N32G031 使用 Cortex[®]-M0 内核，内核集成硬件调试模块。支持指令断点（指令取值时停止）和数据断点（数据访问时停止）。当内核停止时，用户可以查看内核的内部状态和系统的外部状态。用户查询操作完成后，可以使内核和外设恢复，并继续执行相应程序。

N32G031 内核的硬件调试模块在连接到调试器时即可被使用（在未被禁止情况下）。

N32G031 支持以下调试接口：

- 串行接口

图 25-1 N32G031 级别和 Cortex[®]-M0 级别的调试框图



ARM Cortex[®]-M0 内核硬件调试模块可提供如下调试功能：

- SW-DP：串行调试端口
- AHP-AP：AHB 访问端口
- BPU：断点产生
- DWT：数据触发

可参考：

- Cortex®-M0 技术参考手册（TRM）
- ARM 调试接口 V5 结构规范
- ARM CoreSight 开发工具集（r1p0 版）技术参考手册

25.2 SWD 功能

调试工具可以通过上述的 SWD 调试接口来调用调试功能。

25.2.1 引脚分配

SWD（串行调试）接口包含 2 个管脚：SWCLK（时钟管脚）和 SWDIO（数据输入输出管脚）提供两个引脚的接口：数据输入输出引脚（SWDIO）和时钟引脚（SWCLK）。

SWD 调试接口管脚分配见下表：

表 25-1 调试端口引脚

调试端口	引脚分配
SWDIO	PA13
SWCLK	PA14

26 唯一设备序列号 (UID)

26.1 简介

MCU 系列产品内置两个不同长度的唯一设备序列号，分别为 96 位的 UID(Unique device ID)和 128 位的 UCID(Unique Customer ID)，这两个设备序列号存放在闪存存储器的系统配置块中，它们所包含的信息在出厂时编写，并保证对任意一个 MCU 微控制器在任何情况下都是唯一的，用户应用程序或外部设备可以通过 CPU 或 SWD 接口读取，不可被修改。

UID 为 96 位，通常用来作为序列号或作为密码，在编写闪存时，将此唯一标识与软件加解密算法相结合，进一步提高代码在闪存存储器内的安全性，也可用于激活带安全功能的自举程序(Secure Bootloader)。

UCID 为 128 位，遵守国民技术芯片序列号定义，它包含芯片生产及版本相关信息。

除以上两个设备序列号外，还有一个 32 位的 DBGMCU_ID，它包含了芯片版本号、芯片型号、Flash/SRAM 容量信息。

26.2 UID 寄存器

起始地址： 0x1FFF_F4FC 长度 96 位。

26.3 UCID 寄存器

起始地址： 0x1FFF_F4D0 长度 128 位。

26.4 DBGMCU_ID 寄存器

起始地址： 0x1FFF_F508，长度 32 位。不同字节，低字节在前，高字节在后；同一字节，高位在前，低位在后。

表 26-1 DBGMCU_ID 位描述

描述	位数	备注
芯片版本号	4bit	芯片版本号低 4 位。
	4bit	芯片版本号高 4 位。
芯片型号	4bit	设备型号的高 4 位。 设备型号由高、中、低共 12 位组成，代表芯片的型号。
	4bit	设备型号的中 4 位。
	4bit	设备型号的低 4 位。
Flash 容量	4bit	FLASH 容量指示位。 16KB 为单位，FLASH 大小 = N * 16 KB
SRAM 容量	4bit	SRAM 容量指示位。 4KB 为单位，SRAM 大小 = N * 4KB
保留	4bit	保持为全 1。

27 版本历史

日期	版本号	修改点
2022/7/10	V2.0	初始版本
2022.9.13	V2.1	<p>7.4.11 章节 DMA 映射 36 号改成 35 号</p> <p>9.4.20 和 10.4.18 章节，修改 TIM 的 DMA burst 有效地址范围，即对 TIMx_DCTRL 后面的寄存器无效</p> <p>15.3.1 章节，ADC 最大时钟频率改成 18MHz</p> <p>15.1 章节，通道数目改成 16 个</p> <p>表 15-1，ADC_IN[11:0]注解修改为 12 个外部模拟输入通道</p> <p>删除 STOP 模式下 1.0V 输出</p> <p>修改 9.3.13.1 章节的病句</p> <p>19.2 章节，LPUART 最大速率改成 1Mbps</p> <p>21.4.12 章节，AD1S 置 1 时，SUBF[14:0]不能全为 0</p>
2023.8.1	V2.2.0	<p>20.3.1 章节，增加一句“主设备的 MOSI 引脚连接到从设备的 MOSI 引脚”</p> <p>26.2 章节和 26.3 章节，修改 UID 和 UCID 的起始地址。</p> <p>6.1.1 章节 9000 改成 6000，1.5m 改成 1ms</p> <p>20.4.2 章节，修改时钟发生器的图</p> <p>5.2.2 章节，PA0 复用到 OSC_IN 删除</p> <p>16.1 章节，修改比较器系统连接图</p> <p>21.3.6 章节，当 RTC 进入初始化模式，增加注意事项</p> <p>21.4.12 章节，修改 RTC_SCTRL.SUBF[14:0]寄存器的描述</p> <p>7.4.6 章节，增加与配置流程相关的注意事项</p> <p>21.3.7 章节，增加日历初始化和日历读取注意事项</p> <p>13.4.1 章节，修改表 13-1 IWDG 计数最大和最小复位时间</p> <p>17.3.2.6 章节，增加 7 位地址模式下，从机地址配置的注意事项</p>
2024.7.24	V2.3.0	<ol style="list-style-type: none"> 7.4.11 章节，增加注意事项 7.4.11 章节，修改表 7-4 中“DMA channel select”为“DMA request source select” 21.3.7 章节，修改日历初始化注意事项 修改 OPAMP 章节的电压输出范围

2024.12.11	V2.4.0	<ol style="list-style-type: none">1. 修改表 2-52. 修改表 5-29, USART_RX 的 IO 配置3. 修改 18.4.3.7 章节, 修改产生错误的条件4. 修改 18.7.2 章节 bit3 的描述5. 章节 15.5 添加注意描述6. 章节 21.3.11, 删除 RTC_OPT 相关的寄存器描述7. 章节 18.4.2.5, 增加关于发送时差的注意描述和图 18-5
2025.9.1	V2.5.0	<ol style="list-style-type: none">1. 章节 15.2, 删除关于 ADC 差分的描述2. 章节 3.3, 新增注意事项3. 章节 9.4.3, 修改 TIMx_CTRL2.CCPCTL 位的描述4. 章节 17.3.2.6, 修改 I2C 主机发送模式的注意事项5. 章节 18.7.2, USART_STS.OREF 位增加注意事项6. 章节 21.3.18 添加注意描述

28 声明

国民技术股份有限公司（下称“国民技术”）对此文档拥有专属产权。依据中华人民共和国的法律、条约以及世界其他法域相适用的管辖，此文档及其中描述的国民技术产品（下称“产品”）为公司所有。

国民技术在此并未授予专利权、著作权、商标权或其他任何知识产权许可。所提到或引用的第三方名称或品牌（如有）仅用作区别之目的。

国民技术保留随时变更、订正、增强、修改和改良此文档的权利，恕不另行通知。请使用者在下单购买前联系国民技术获取此文档的最新版本。

国民技术竭力提供准确可信的资讯，但即便如此，并不推定国民技术对此文档准确性和可靠性承担责任。

使用此文档信息以及生成产品时，使用者应当进行合理的设计、编程并测试其功能性和安全性，国民技术不对任何因使用此文档或本产品而产生的任何直接、间接、意外、特殊、惩罚性或衍生性损害结果承担责任。

国民技术对于产品在系统或设备中的应用效果没有任何故意或保证，如有任何应用在其发生操作不当或故障情况下，有可能致使人员伤亡、人身伤害或严重财产损失，则此类应用被视为“不安全使用”。

不安全使用包括但不限于：外科手术设备、原子能控制仪器、飞机或宇宙飞船仪器、所有类型的安全装置以及其他旨在支持或维持生命的应用。

所有不安全使用的风险应由使用人承担，同时使用人应使国民技术免于因为这类不安全使用而导致被诉、支付费用、发生损害或承担责任时的赔偿。

对于此文档和产品的任何明示、默示之保证，包括但不限于适销性、特定用途适用性和不侵权的保证，国民技术可在法律允许范围内进行免责。

未经明确许可，任何人不得以任何理由对此文档的全部或部分进行使用、复制、修改、抄录和传播。